中心論題：
- 鎖相環(huán)頻率合成器ADF4360-4
- 應(yīng)用設(shè)計(jì)實(shí)例
解決方案：
- 利用ADF460-4作為混頻器本振的外圍電路
- ADF4360-4每次上電時(shí)必須給內(nèi)部數(shù)字寄存器寫入數(shù)值才能獲得所需的本振輸出
引言
在無線通信領(lǐng)域，高性能頻率源是通信設(shè)備的核心。鎖相(Phase Lock)技術(shù)是一種相位負(fù)反饋控制，鎖相環(huán)電路具有優(yōu)異特性：具有鎖定時(shí)無剩余頻差;良好的窄帶載波跟蹤和帶寬調(diào)制跟蹤;對(duì)相位噪聲和雜散具有很好的抑制性;易于集成。通過鎖相頻率合成技術(shù)，頻率源可廣泛應(yīng)用于通信、電視等領(lǐng)域。本文介紹的ADI公司的ADF4360系列器件是高性價(jià)比、應(yīng)用廣泛的鎖相頻率合成器，可用于無線通信射頻系統(tǒng)(GSM、DECT、PCS、WCDMA以及DCS)基站和WLAN電路中。
鎖相環(huán)頻率合成器ADF4360-4
a.工作原理
鎖相環(huán)路(PLL)通常由鑒相器(PD)、環(huán)路濾波器(LP)、壓控振蕩器(VCO)和可編程分頻器組成，外部晶體振蕩器經(jīng)R分頻產(chǎn)生的參考頻率與VCO的輸出頻率經(jīng)N分頻后，在鑒相器中相位比較，產(chǎn)生誤差控制電壓，經(jīng)環(huán)路濾波器濾除高頻分量和噪聲后，控制VCO產(chǎn)生所需振蕩頻率。
AD4360-4是一款雙模前置分頻型單環(huán)頻率合成器，雙模前置分頻器是一種在不改變頻率分辨率的同時(shí)提高合成器輸出頻率的有效方法。雙模前置型鎖相頻率合成器方框圖如圖1。
圖1中,(P+1)/P為高速雙模前置分頻器，分頻模數(shù)為P+1和P;A為吞脈沖可編程計(jì)數(shù)器;B為主可編程計(jì)數(shù)器;MC為模控制邏輯電路。其分頻比為N=(P+1)A+P(B-A)=PB+A (1)
合成器輸出頻率為：fo=N=(PB+A)fr (2)
由式2可知，輸出頻率的分辨率△fo=fr。因此，雙模前置分頻型單環(huán)合成器采用吞脈沖分頻技術(shù)，保持合成器輸出頻率的分辨率不變。
雙模前置分頻器有兩種計(jì)數(shù)工作模式，只要一個(gè)?？刂菩盘?hào)控制就可實(shí)現(xiàn)簡(jiǎn)單的換模計(jì)數(shù)工作，而不需要采用類似可編程分頻器的預(yù)置操作，因而其工作頻率可以做得像固定分頻器那樣高，雙模前置分頻器很好地解決了固定前置分頻器提高輸出頻率fo而降低頻率分辨率△fo的矛盾。
ADF4360-4主要由數(shù)字鑒相器、電荷泵、R分頻器、A，B計(jì)數(shù)器及雙模前置P/P+1分頻器等組成。數(shù)字鑒相器對(duì)R計(jì)數(shù)器與N計(jì)數(shù)器的輸出信號(hào)進(jìn)行相位比較。得到一個(gè)誤差電壓。14位可編程參考R分頻器對(duì)外部晶體振蕩器分頻后得到參考頻率。可編程6位A計(jì)數(shù)器、13位B計(jì)數(shù)器及雙模前置分頻器(P/P+1)共同完成主分頻比N，只需外加環(huán)路濾波器，選擇合適參考值，即可獲得穩(wěn)定輸出。輸出頻率為fo=fvco=N(fi=R)。其中，fi為參考頻率，由高穩(wěn)定的晶體振蕩器提供。鑒相頻率fr=fi/R(fi<8 MHz)。
b.主要特能
ADF4360-4內(nèi)部集成壓控振蕩器，主要應(yīng)用于無線發(fā)射機(jī)和接收機(jī)中，為上下變頻提供本振信號(hào)，其主要特性如下：輸出頻率范圍為1450 MHz～1750 MHz，選擇二分頻，可輸出725 MHz～875 MHz;工作電壓為3 V～3.6 V;輸出信號(hào)功率可控范圍為-13 dBm～—4 dBm;可編程雙模前置分頻器8/9、16/17、32/33;模擬和數(shù)字鎖定檢測(cè);內(nèi)部集成VCO。
應(yīng)用設(shè)計(jì)實(shí)例
高性能的本振信號(hào)是影響混頻器輸出頻譜純度的主要因素。利用鎖相環(huán)頻率合成技術(shù)設(shè)計(jì)的本振源能為混頻電路提供性能良好的本振載波。在WLAN中，混頻器需將來自AP的2.4 GHz的信號(hào)下變換到950 MHz，以使信號(hào)能在特定的電纜上傳輸?；祛l器結(jié)構(gòu)圖如圖2所示。ADF4360-4產(chǎn)生1.5 GHz的本地振蕩器(LO)，混頻器采用AD8343，F(xiàn)1為900 MHz～1000 MHz的帶通濾波器。F2為24 GHz～2.5 GHz的帶通濾波器。PA的信號(hào)功率較大，超過AD8343門限，必須衰減，ATT為衰減網(wǎng)絡(luò)。
a.電路設(shè)計(jì)及參數(shù)確定
圖3是利用ADF460-4作為混頻器本振的外圍電路。外部晶體振蕩器為20 MHz，具有高穩(wěn)定性。該晶體振蕩器不僅為ADF4360-4提供參考頻率，還為控制ADF4360-4的FPGA器件提供時(shí)鐘。晶體振蕩器接ADF4360-4的參考時(shí)鐘輸入引腳CLK_ref，在內(nèi)部電荷泵輸出引腳CP和VCO輸出引腳VTUNE之間接入環(huán)路濾波電路。
三階環(huán)路濾波電路如圖4所示，PFD的相位檢測(cè)頻率fr=200 kHz,相位裕量φp=45°，由于外接晶體振蕩頻率源為20 MHz，所以計(jì)算出參考分頻比N=100，利用ADI公司提供的ADIsimPLL工具計(jì)算三階環(huán)路濾波器參數(shù)：R1=9.46 kΩ，C1=173 pF，C2=2.36 nF，R2=19.3 kΩ，C3=79 pF。
主分頻比N=1.5 GHz/200 kHz=7 500 。需要注意的是：雙模前置分頻器(P/P+1)輸出頻率要求小于300 MHz。因此選擇P/P+1=16/17，根據(jù)N=BF+A(A、B為整數(shù))，得到A=12,B=468。3個(gè)24位鎖存器的初始化設(shè)置如表1所示。
混頻器AD8343要求本振信號(hào)范圍為-12 dBm～-3 dBm，典型值為-10 dBm，ADF4360-4輸出功率范圍可由C鎖存器的DB13、DB12兩位控制。輸出功率可控范圍為-13 dBm～-4 dBm，考慮到線路的衰減，DB13、DB12兩位設(shè)置為“10”，則輸出信號(hào)功率為-6 dBm。
b.ADF4360-4的FPGA初始化
ADF4360-4每次上電時(shí)必須給內(nèi)部數(shù)字寄存器寫入數(shù)值才能獲得所需的本振輸出。而每次掉電后，原來寫入內(nèi)部數(shù)字寄存器的值也就丟失，所以選擇現(xiàn)成的FPGA控制板寫人數(shù)據(jù)。FPGA采用Alter公司的EPlC3T100C6。外接20 MHz石英晶體振蕩器提供時(shí)鐘。FPGA上設(shè)置了5個(gè)按鍵，分別為RESET(復(fù)位)、CE(使能)、R(R輸入)、C(C輸入)以及N(N輸入)。EP1C3T100C6的雙向I/O口77、78、79分別與ADF4360-4的LE、DATA、CLK相連。其中CLK為串行時(shí)鐘輸入;DATA為串行數(shù)據(jù)輸入：LE為加載使能，該位為邏輯“1”時(shí)加載，LE是由FPGA上的CE使能位控制。每次加載數(shù)據(jù)時(shí)，先按RESET復(fù)位，然后按CE使能，F(xiàn)PGA與ADF4360-4相連傳輸數(shù)據(jù)，然后依次按下R、C、N寫入數(shù)據(jù)。
數(shù)據(jù)寫入時(shí)序：DATA在每個(gè)CLOCK的上升沿從MSB(最高有效位)開始依次寫入24位移位寄存器中的數(shù)據(jù)并一次鎖存到目標(biāo)寄存器，再開始下一個(gè)目標(biāo)寄存器的初始化。目標(biāo)寄存器選取由移位寄存器中的DB1、DB0決定。對(duì)寄存器賦值順序?yàn)镽，C、N。C寄存器和N寄存器賦值間隔應(yīng)大于5 ms，數(shù)據(jù)寫入時(shí)序如圖5所示。
數(shù)據(jù)寫入控制程序用 Verilog語言編寫，在QuartusⅡ6.0環(huán)境下編寫編譯并配置器件引腳。由于源程序非常大，這里只給出了R寄存器賦值的部分程序代碼。
結(jié)束語
本文介紹了利用鎖相頻率合成器ADF4360-4為WLAN混頻電路中設(shè)計(jì)本振信號(hào)源的應(yīng)用實(shí)例，給出了設(shè)計(jì)的關(guān)鍵參數(shù)及設(shè)計(jì)方法，以及器件的控制流程及程序代碼。最后測(cè)得相噪、雜散等指標(biāo)均基本達(dá)到了ADF4360-4要求標(biāo)準(zhǔn)。其中，相位噪聲為-85 dBc/Hz@1 kHz，雜散優(yōu)于-70 dBc。利用ADF4360-4設(shè)計(jì)的頻率合成器可精簡(jiǎn)倍頻裝置，簡(jiǎn)化電路結(jié)構(gòu)、降低功耗和設(shè)備成本，可廣泛應(yīng)用于射頻電路系統(tǒng)(如無線局域網(wǎng))以及通信系統(tǒng)中。
