你的位置:首頁(yè) > 互連技術(shù) > 正文

【干貨分析】小間距QFN封裝PCB設(shè)計(jì)的串?dāng)_抑制

發(fā)布時(shí)間:2020-03-26 責(zé)任編輯:lina

【導(dǎo)讀】隨著電路設(shè)計(jì)高速高密的發(fā)展趨勢(shì),QFN封裝已經(jīng)有0.5mm pitch甚至更小pitch的應(yīng)用。由小間距QFN封裝的器件引入的PCB走線扇出區(qū)域的串?dāng)_問(wèn)題也隨著傳輸速率的升高而越來(lái)越突出。
   
隨著電路設(shè)計(jì)高速高密的發(fā)展趨勢(shì),QFN封裝已經(jīng)有0.5mm pitch甚至更小pitch的應(yīng)用。由小間距QFN封裝的器件引入的PCB走線扇出區(qū)域的串?dāng)_問(wèn)題也隨著傳輸速率的升高而越來(lái)越突出。對(duì)于8Gbps及以上的高速應(yīng)用更應(yīng)該注意避免此類問(wèn)題,為高速數(shù)字傳輸鏈路提供更多裕量。本文針對(duì)PCB設(shè)計(jì)中由小間距QFN封裝引入串?dāng)_的抑制方法進(jìn)行了仿真分析,為此類設(shè)計(jì)提供參考。
 
問(wèn)題分析
在PCB設(shè)計(jì)中,QFN封裝的器件通常使用微帶線從TOP或者BOTTOM層扇出。對(duì)于小間距的QFN封裝,需要在扇出區(qū)域注意微帶線之間的距離以及并行走線的長(zhǎng)度。圖一是一個(gè)0.5 pitch QFN封裝的尺寸標(biāo)注圖。
 
【干貨分析】小間距QFN封裝PCB設(shè)計(jì)的串?dāng)_抑制
圖一:0.5 pitch QFN封裝尺寸標(biāo)注圖
 
圖二是一個(gè)使用0.5mm pitch QFN封裝的典型的1.6mm 板厚的6層板PCB設(shè)計(jì):
 
【干貨分析】小間距QFN封裝PCB設(shè)計(jì)的串?dāng)_抑制
圖二:QFN封裝PCB設(shè)計(jì)TOP層走線
 
差分線走線線寬/線距為:8/10, 走線距離參考層7mil,板材為FR4.
 
【干貨分析】小間距QFN封裝PCB設(shè)計(jì)的串?dāng)_抑制
圖三:PCB差分走線間距與疊層
 
從上述設(shè)計(jì)我們可以看出,在扇出區(qū)域差分對(duì)間間距和差分對(duì)內(nèi)的線間距相當(dāng),會(huì)使差分 對(duì)間的串?dāng)_增大。
 
圖四是上述設(shè)計(jì)的差分模式的近端串?dāng)_和遠(yuǎn)端串?dāng)_的仿真結(jié)果,圖中D1~D6是差分端口。
 
【干貨分析】小間距QFN封裝PCB設(shè)計(jì)的串?dāng)_抑制
圖四:差分模式端口定義及串?dāng)_仿真結(jié)果
 
從仿真結(jié)果可以看出,即使在并行走線較短的情況下,差分端口D1對(duì)D2的近端串?dāng)_在5GHz超過(guò)了-40dB,在10GHz達(dá)到了-32dB,遠(yuǎn)端串?dāng)_在15GHz達(dá)到了-40dB。對(duì)于10Gbps及以上的應(yīng)用而言,需要對(duì)此處的串?dāng)_進(jìn)行優(yōu)化,將串?dāng)_控制到-40dB以下。
 
優(yōu)化方案分析
對(duì)于PCB設(shè)計(jì)來(lái)說(shuō),比較直接的優(yōu)化方法是采用緊耦合的差分走線,增加差分對(duì)間的走線間距,并減小差分對(duì)之間的并行走線距離。
 
圖五是針對(duì)上述設(shè)計(jì)使用緊耦合差分線進(jìn)行串?dāng)_優(yōu)化的一個(gè)實(shí)例:
 
【干貨分析】小間距QFN封裝PCB設(shè)計(jì)的串?dāng)_抑制
圖五 緊耦合差分布線圖
 
圖六是上述設(shè)計(jì)的差分模式的近端串?dāng)_和遠(yuǎn)端串?dāng)_的仿真結(jié)果:
 
【干貨分析】小間距QFN封裝PCB設(shè)計(jì)的串?dāng)_抑制
圖六 緊耦合差分端口定義及串?dāng)_仿真結(jié)果
 
從優(yōu)化后的仿真結(jié)果可以看出,使用緊耦合并增加差分對(duì)之間的間距可以使差分對(duì)間的近端串?dāng)_在0~20G的頻率范圍內(nèi)減小4.8~6.95dB。遠(yuǎn)端串?dāng)_在5G~20G的頻率范圍內(nèi)減小約1.7~5.9dB。
 
【干貨分析】小間距QFN封裝PCB設(shè)計(jì)的串?dāng)_抑制
表一 近端串?dāng)_優(yōu)化統(tǒng)計(jì)
 
【干貨分析】小間距QFN封裝PCB設(shè)計(jì)的串?dāng)_抑制
表二 遠(yuǎn)端串?dāng)_優(yōu)化統(tǒng)計(jì)
 
除了在布線時(shí)拉開(kāi)差分對(duì)之間的間距并減小并行距離之外,我們還可以調(diào)整差分線走線層和參考平面的距離來(lái)抑制串?dāng)_。距離參考層越近,越有利于抑制串?dāng)_。在采用緊耦合走線方式的基礎(chǔ)上,我們將TOP層與其參考層之間的距離由7mil調(diào)整到4mil。
 
【干貨分析】小間距QFN封裝PCB設(shè)計(jì)的串?dāng)_抑制
圖七 疊層調(diào)整示意圖
 
根據(jù)上述優(yōu)化進(jìn)行仿真,仿真結(jié)果如下圖:
 
【干貨分析】小間距QFN封裝PCB設(shè)計(jì)的串?dāng)_抑制
圖八 疊層調(diào)整后串?dāng)_仿真結(jié)果
 
值得注意的是,當(dāng)我們調(diào)整了走線與參考平面的距離之后,差分線的阻抗也隨之發(fā)生變化,需要調(diào)整差分走線滿足目標(biāo)阻抗的要求。芯片的SMT焊盤距離參考平面距離變小之后阻抗也會(huì)變低,需要在SMT焊盤的參考平面上進(jìn)行挖空處理來(lái)優(yōu)化SMT焊盤的阻抗。具體挖空的尺寸需要根據(jù)疊層情況進(jìn)行仿真來(lái)確定。
 
【干貨分析】小間距QFN封裝PCB設(shè)計(jì)的串?dāng)_抑制
圖九 疊層調(diào)整后QFN焊盤阻抗優(yōu)化示意圖
 
從仿真結(jié)果可以看出,調(diào)整走線與參考平面的距離后,使用緊耦合并增加差分對(duì)之間的間距可以使差分對(duì)間的近端串?dāng)_在0~20G的頻率范圍內(nèi)減小8.8~12.3dB。遠(yuǎn)端串?dāng)_在0~20G范圍內(nèi)減小了2.8~9.3dB。
 
【干貨分析】小間距QFN封裝PCB設(shè)計(jì)的串?dāng)_抑制
表三 近端串?dāng)_優(yōu)化統(tǒng)計(jì)
 
【干貨分析】小間距QFN封裝PCB設(shè)計(jì)的串?dāng)_抑制
表四 遠(yuǎn)端串?dāng)_優(yōu)化統(tǒng)計(jì)
 
結(jié)論
 
通過(guò)仿真優(yōu)化我們可以將由小間距QFN封裝在PCB上引起的近端差分串?dāng)_減小8~12dB,遠(yuǎn)端串?dāng)_減小3~9dB,為高速數(shù)據(jù)傳輸通道提供更多裕量。本文涉及的串?dāng)_抑制方法可以在制定PCB布線規(guī)則和疊層時(shí)綜合考慮,在PCB設(shè)計(jì)初期避免由小間距QFN封裝帶來(lái)的串?dāng)_風(fēng)險(xiǎn)。
 
(來(lái)源:志博PCB,作者: 楊多多)

免責(zé)聲明:本文為轉(zhuǎn)載文章,轉(zhuǎn)載此文目的在于傳遞更多信息,版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問(wèn)題,請(qǐng)聯(lián)系小編進(jìn)行處理。
 
 
推薦閱讀:
如何實(shí)現(xiàn)IGBT/MOSFET隔離柵極驅(qū)動(dòng)電路?
一文教會(huì)你如何選擇隔離電源,并非越貴越好喲
最全講解——無(wú)刷電機(jī)工作及控制原理
詳解220 V精密運(yùn)算放大器
詳解高集成度模擬前端AFE AD7124在RTD測(cè)溫場(chǎng)合的應(yīng)用
要采購(gòu)焊盤么,點(diǎn)這里了解一下價(jià)格!
特別推薦
技術(shù)文章更多>>
技術(shù)白皮書(shū)下載更多>>
熱門搜索
?

關(guān)閉

?

關(guān)閉