你的位置:首頁 > RF/微波 > 正文

低功耗精密信號(hào)鏈應(yīng)用最重要的時(shí)序因素有哪些?第二部分

發(fā)布時(shí)間:2022-10-26 來源:ADI 責(zé)任編輯:wenwei

【導(dǎo)讀】本文介紹低功耗系統(tǒng)在降低功耗的同時(shí)保持精度所涉及的時(shí)序因素和解決方案,以滿足測(cè)量和監(jiān)控應(yīng)用的要求。本文說明當(dāng)所選ADC是逐次逼近寄存器(SAR) ADC時(shí)的時(shí)序影響因素。∑-Δ架構(gòu)的時(shí)序考慮因素有所不同(參見本系列文章的 第一部分 )。本文探討信號(hào)鏈在模擬前端時(shí)序、ADC時(shí)序和數(shù)字接口時(shí)序方面的考慮。


模擬前端時(shí)序考量


圖1中的三個(gè)模塊可以分別予以考慮,從模擬前端(AFE)開始。信號(hào)鏈的類型會(huì)改變AFE,但有一些共同方面適用于大多數(shù)電路。


9.png

圖1. 使用多路復(fù)用SAR ADC的AFE時(shí)序考量


圖2顯示了構(gòu)成AFE的 AD4696 SAR ADC、外部放大器和低通濾波器。AD4696是一款具有Easy Drive?特性的16位1 MSPS多路復(fù)用SAR ADC。雖然需要外部放大器和電路以與外部傳感器接口,但Easy Drive特性(例如模擬輸入高阻模式和基準(zhǔn)輸入高阻模式)降低了模擬輸入和基準(zhǔn)電壓驅(qū)動(dòng)要求。在較高功率應(yīng)用中,SAR ADC的抗混疊濾波器設(shè)計(jì)需要非常強(qiáng),但對(duì)于較低帶寬信號(hào)的采樣(這是典型的低功耗應(yīng)用),濾波器設(shè)計(jì)的要求不那么高。∑-Δ架構(gòu)的優(yōu)點(diǎn)是,我們可以依靠數(shù)字濾波器來確定頻率響應(yīng),并使用外部抗混疊濾波器以調(diào)制器頻率濾波。在沒有過采樣且以固有質(zhì)量濾波的情況下,需要外部模擬低通濾波器來防止任何高于采樣速率的較高頻率信號(hào)混疊到通帶中。低通濾波器還起到如下作用:降低模擬前端電路的寬帶噪聲,減少模擬輸入端發(fā)生的非線性電壓反沖,以及保護(hù)模擬輸入免受過壓事件的影響。同一原則也適用于時(shí)序考量。請(qǐng)參閱文章"低功耗精密信號(hào)鏈應(yīng)用最重要的時(shí)序因素有哪些?——第一部分"中的抗混疊濾波器部分。


SAR ADC的采樣部分整合了采樣保持機(jī)制,該機(jī)制由一個(gè)開關(guān)和一個(gè)電容組成,可捕獲輸入信號(hào),直至收集到轉(zhuǎn)換結(jié)果為止。


10.png

圖2. 帶有外部反沖RC濾波器和驅(qū)動(dòng)放大器的AD4696 SAR ADC


放大器級(jí)的設(shè)計(jì)過程分為兩個(gè)步驟。第一步是選擇信號(hào)調(diào)理放大器和外部抗混疊級(jí),類似于本系列文章第一部分所討論的。下一步是選擇外部驅(qū)動(dòng)放大器(其帶寬由增益決定;記住需要權(quán)衡功耗與帶寬),它將緩沖信號(hào)調(diào)理抗混疊濾波器輸出并驅(qū)動(dòng)ADC輸入。下一步是設(shè)計(jì)反沖濾波器,將總電容CEXT + CDAC作為濾波器的總電容。


多路復(fù)用SAR ADC在切換模擬輸入通道時(shí)會(huì)發(fā)生反沖問題。每次開關(guān)閉合時(shí),內(nèi)部電容電壓(CDAC)可能與先前存儲(chǔ)在采樣電容(CEXT)上的電壓不同。當(dāng)這些開關(guān)因該電壓差而閉合時(shí),就會(huì)出現(xiàn)電壓毛刺。能量將在開關(guān)之間共享,電容端子之間測(cè)量的電壓將減半。CEXT和CDAC值會(huì)影響濾波器設(shè)計(jì),在設(shè)計(jì)電路時(shí)需要加以考慮。AD4696數(shù)據(jù)手冊(cè)詳細(xì)說明了反沖和ADC驅(qū)動(dòng)器的選擇,另外還提供了 ADC 驅(qū)動(dòng)器工具 和頗有幫助的 培訓(xùn)視頻 。


1664538162374928.png

圖3. 高阻模式對(duì)反沖的影響


AD4696有一種模擬輸入高阻模式,它會(huì)顯著降低電壓反沖的幅度,如圖3所示。模擬輸入高阻模式還能減少前端放大器和AD4696模擬輸入之間的串聯(lián)電阻導(dǎo)致的性能下降;與傳統(tǒng)的多路復(fù)用SAR ADC相比,外部RC濾波器中的電阻可以更大。使用較大REXT和較小CEXT可緩解放大器穩(wěn)定性問題,而不會(huì)顯著影響失真性能。但是,如果使能內(nèi)部過壓保護(hù)箝位以避免穩(wěn)定性問題,建議CEXT至少應(yīng)為500 pF。圖3顯示我們可以更快地對(duì)所需信號(hào)進(jìn)行采樣,從而加快系統(tǒng)時(shí)序。


ADC時(shí)序考量


ADC的選擇取決于您的系統(tǒng)注重什么特性。有許多文章探討了就性能而言哪一個(gè)更合適,并比較了SAR和∑-Δ技術(shù)。在低功耗領(lǐng)域,測(cè)量相似信號(hào)的SAR和∑-Δ之間存在很大的重疊部分。有一點(diǎn)很清楚,SAR時(shí)序更容易理解。


12.png

圖4. AFE SAR時(shí)序考量


SAR ADC在某個(gè)時(shí)間點(diǎn)對(duì)輸入進(jìn)行采樣,包括采集階段和轉(zhuǎn)換階段。在采集階段,采樣保持網(wǎng)絡(luò)或內(nèi)部容性網(wǎng)絡(luò)充電(圖2)。在轉(zhuǎn)換階段,電容陣列切換到比較器網(wǎng)絡(luò),DAC上的權(quán)重被修改,直至達(dá)到與模擬輸入相對(duì)應(yīng)的數(shù)字碼。


13.png

圖5. 典型SAR ADC時(shí)序


數(shù)據(jù)手冊(cè)說明了最大轉(zhuǎn)換時(shí)間,AD4696為415 ns。采集信號(hào)的最短轉(zhuǎn)換時(shí)間為1715 ns,這是AD4696以500 kSPS運(yùn)行時(shí)的采集時(shí)間。轉(zhuǎn)換之間的時(shí)間是吞吐速率。


在時(shí)序方面,與SAR ADC相關(guān)的主要權(quán)衡是功耗與ADC采樣速率的關(guān)系。SAR ADC的優(yōu)勢(shì)在于,采樣速率和電源電流之間具有直接的線性關(guān)系,這意味著它可以根據(jù)目標(biāo)信號(hào)的帶寬進(jìn)行調(diào)整。ADC內(nèi)核在轉(zhuǎn)換之間會(huì)關(guān)斷,因此當(dāng)以較低采樣速率(例如10 kSPS)運(yùn)行時(shí),AD4696的典型功耗為0.17 mW,而以1 MSPS運(yùn)行時(shí)功耗為8 mW。因此,這種器件適合于較低采樣速率的電池供電應(yīng)用。


1664538108399664.png

圖6. VDD電流與采樣速率的關(guān)系


圖6顯示了VDD電流。如果降低AD4696的采樣速率,使其以低于100 kSPS的速率工作,而不是以500 kSPS工作,那么IDD電流將從幾乎2.5 mA下降到0.5 mA。如果將采樣速率進(jìn)一步降低到10 kSPS,那么典型IDD電流將降至42 μA。電流的增加速率是線性的。所有數(shù)字和模擬電源電流都以類似的線性方式縮放,因此SAR ADC是用來測(cè)量DC轉(zhuǎn)AC信號(hào)的有力選擇。


數(shù)字接口時(shí)序考量


AD4696有幾個(gè)特性是SAR ADC傳統(tǒng)上不具備的,這些特性可以幫助低功耗信號(hào)鏈設(shè)計(jì)人員節(jié)省更多功耗,但對(duì)時(shí)序有所影響。


15.png

圖7. SAR數(shù)字接口時(shí)序考量


與∑-Δ架構(gòu)相比,SAR ADC的吞吐速率更容易計(jì)算,因?yàn)椴恍枰紤]濾波器延遲:


1664538079625235.png


CHs = 使能的通道數(shù)。


周期時(shí)間是CNV上升沿躍遷之間的時(shí)間,由采集階段和轉(zhuǎn)換階段組合而成,但可能存在重疊。ADC可以在轉(zhuǎn)換階段仍在進(jìn)行時(shí)開始采集信號(hào)。SAR ADC上樣本之間的時(shí)間可以描述為周期時(shí)間tCYC或采樣速率時(shí)間tSR。


tCONVERT = 轉(zhuǎn)換時(shí)間 tACQ = 采集時(shí)間


tCYC = tSR = 采樣頻率的倒數(shù),即采樣間隔時(shí)間


發(fā)生轉(zhuǎn)換的采樣時(shí)刻由CNV信號(hào)上升沿控制。在大多數(shù)模式下,這是由外部信號(hào)提供的。AD4696還有片內(nèi)自動(dòng)循環(huán)模式,可在內(nèi)部生成轉(zhuǎn)換啟動(dòng)信號(hào)。該信號(hào)可啟動(dòng)轉(zhuǎn)換。AD4696提供多種時(shí)序控制器模式,允許用戶以預(yù)定義的方式選擇轉(zhuǎn)換順序和配置,或在不中斷轉(zhuǎn)換的情況下即時(shí)控制序列中的下一個(gè)通道。


數(shù)字主機(jī)必須在下一次轉(zhuǎn)換開始前回讀數(shù)據(jù)。因此,對(duì)于較高速度信號(hào),SCK頻率必須足夠快,以便在下一個(gè)CNV上升沿(或在自動(dòng)循環(huán)模式下的內(nèi)部轉(zhuǎn)換啟動(dòng)信號(hào))之前從AD4696 SPI回讀數(shù)據(jù)。更快的采樣速率需要更快的SCK頻率,因?yàn)檗D(zhuǎn)換之間的時(shí)間更短。


所需的最低SCK頻率與采樣速率、SPI幀長(zhǎng)度(以位為單位)和所用的串行數(shù)據(jù)輸出模式有關(guān)。給定樣本的轉(zhuǎn)換結(jié)果在下一轉(zhuǎn)換階段開始之前可用。因此,SCK頻率必須足夠快,以便在下一個(gè)CNV上升沿(或在自動(dòng)循環(huán)模式下的內(nèi)部轉(zhuǎn)換啟動(dòng)信號(hào))之前從AD4696 SPI讀取數(shù)據(jù)。


多SDO數(shù)字輸出


AD4696系列還包括雙SDO和四SDO模式。在這些模式下,ADC結(jié)果在SDO和其他GPIO引腳上并行移出。對(duì)于給定采樣速率,這些模式顯著降低了所需的SCK頻率,每個(gè)SCK周期SPI上輸出的位數(shù)是原來的2倍或4倍。對(duì)微控制器的要求得以降低,當(dāng)以1 MSPS轉(zhuǎn)換時(shí),所需的時(shí)鐘從32 MHz SPI時(shí)鐘降低到16 MHz SPI時(shí)鐘。


每個(gè)轉(zhuǎn)換模式幀所需的SCK周期數(shù)(NSCK)是每幀位數(shù)(NBITS)和串行數(shù)據(jù)輸出數(shù)(NSDO)的函數(shù):


1664538064140582.png


其中,NSDO為1表示單SDO模式,為2表示雙SDO模式,為4表示四SDO模式。


轉(zhuǎn)換模式SPI幀的開始不得在tCONVERT時(shí)間過去之前發(fā)生,并且必須足夠早地完成以符合最小tSCKCNV規(guī)范。在轉(zhuǎn)換模式下完成一個(gè)SPI幀的時(shí)間(tFRAME)計(jì)算如下:


18.png


其中,tCYC為采樣周期,tCONVERT_max為最大值,tCONVERT為額定值,tSCKCNV為SCK到CNV上升沿延遲額定值。


fSCK是tFRAME和NSCK的函數(shù)。


1664538021205550.png


AD4696數(shù)據(jù)手冊(cè)有一個(gè)表格,其中給出了最小SCLK頻率與多個(gè)采樣速率的關(guān)系示例。


自動(dòng)循環(huán)模式


對(duì)于電壓或電流電平監(jiān)控應(yīng)用,傳統(tǒng)上SAR ADC需要主機(jī)控制器持續(xù)發(fā)出轉(zhuǎn)換信號(hào)以使轉(zhuǎn)換進(jìn)行。系統(tǒng)需要檢查數(shù)據(jù)是否達(dá)到閾值,并根據(jù)這些電平做出決策。這種方式的能效比不高,因?yàn)橹鳈C(jī)需要不斷地轉(zhuǎn)換。AD4696可配置為根據(jù)用戶編程的通道序列自主轉(zhuǎn)換。


自動(dòng)循環(huán)模式是用于監(jiān)控模擬輸入的出色模式。轉(zhuǎn)換周期有多種選擇,范圍從10 μs(100 kSPS采樣速率)到800 μs(1.25 kSPS采樣速率)。此模式可與閾值和滯回檢測(cè)警報(bào)結(jié)合使用,這些警報(bào)可基于每個(gè)通道進(jìn)行配置,以減少數(shù)字主機(jī)系統(tǒng)的開銷。在這種情況下,主機(jī)控制器可以進(jìn)入低功耗狀態(tài),只有在觸發(fā)一個(gè)電平導(dǎo)致其接收到來自AD4696的中斷時(shí)才會(huì)上電。


過采樣


如本系列文章的第一部分所述,過采樣和抽取是∑-Δ架構(gòu)所固有的特性。AD4696 SAR ADC包含一個(gè)過采樣和抽取引擎,支持進(jìn)一步降低噪聲。它能有效地對(duì)連續(xù)ADC樣本進(jìn)行平均以產(chǎn)生一個(gè)過采樣結(jié)果,有效分辨率更高,噪聲更低。AD4696的過采樣率(OSR)每增加4倍,有效位數(shù)就會(huì)增加1位。


這對(duì)于測(cè)量低功耗信號(hào)鏈應(yīng)用中慢速變化的信號(hào)特別有用,例如需要較高精度的溫度測(cè)量應(yīng)用。


1664538002557471.png


其中,tSAMPLE = 采樣周期,tCYC = 周期時(shí)間(1/采樣速率),OSR = 過采樣率(4到64之間的可編程值)。


類似于∑-Δ ADC,需要權(quán)衡性能與速度。


表1. SAR小結(jié)

21.png


低功耗精密平臺(tái)


隨著全球能源成本不斷提高,并且我們了解到能源使用對(duì)自然界的影響,系統(tǒng)設(shè)計(jì)人員正在努力以更低的功耗預(yù)算實(shí)現(xiàn)高精度。研究并找到可用的最低功耗器件可能很困難。ADI公司正在簡(jiǎn)化設(shè)計(jì)流程,選出我們最低功耗的精密器件并提供一站式商店,通過立即可用的信號(hào)鏈和電路為系統(tǒng)設(shè)計(jì)人員提供最新的精密低功耗產(chǎn)品。


22.jpg

圖8. 精密低功耗信號(hào)鏈網(wǎng)頁


示例:低功耗SAR信號(hào)鏈


許多應(yīng)用需要在大直流偏移或共模電壓之上測(cè)量小信號(hào)。如果系統(tǒng)的目的是監(jiān)測(cè)工業(yè)環(huán)境中的流量或進(jìn)行生物電位測(cè)量,那么該方法存在重疊。這些信號(hào)通常需要交流耦合來消除大偏移,并且需要偏置和增益來使ADC的動(dòng)態(tài)范圍最大化。


我們的低功耗精密信號(hào)鏈包括關(guān)于為此類應(yīng)用選擇器件的建議。


1664537965769048.png

圖9. 信號(hào)鏈?zhǔn)纠?/p>


此外, 技術(shù)訣竅與綜合知識(shí) (KWIK)電路提供了更深入的電路分析以及關(guān)于器件選擇的最新建議。


流量信號(hào)鏈?zhǔn)纠?/p>


舉一個(gè)例子,我們想設(shè)計(jì)一個(gè)大型多測(cè)量系統(tǒng),其中包括使用圖10所示的KWIK電路進(jìn)行流量測(cè)量。


(A) 我想以1 kSPS速率運(yùn)行10個(gè)流量傳感器。哪一個(gè)選擇更好——SAR還是∑-Δ?


(B) AFE時(shí)序考慮因素有哪些?


24.png

圖10. 流量測(cè)量信號(hào)鏈KWIK電路


A. SAR (AD4696)與信號(hào)調(diào)理所需的 AD8235 和 ADA4505-2 放大器一起使用是非常好的選擇,因?yàn)槲覀兛梢允褂猛獠哭D(zhuǎn)換信號(hào)或自動(dòng)循環(huán)模式以10 kSPS運(yùn)行10個(gè)通道。


B. 在這種情況下,AD4505-2放大器的響應(yīng)與增益的關(guān)系將決定被測(cè)信號(hào)的帶寬,而不是抗混疊濾波器響應(yīng)。高阻模式將減輕輸入放大器的性能壓力,使設(shè)計(jì)人員能夠選擇較低功耗的放大器。選擇圖10中的器件是因?yàn)樗鼈兙哂谐凸男阅堋?/p>


結(jié)語


當(dāng)設(shè)計(jì)高分辨率、低功耗數(shù)據(jù)采集系統(tǒng)時(shí),可能很難找到最低功耗的器件,ADI公司的 精密低功耗 信號(hào)鏈可作為低功耗設(shè)計(jì)的起點(diǎn)。構(gòu)建以∑-Δ和SAR架構(gòu)作為核心ADC的信號(hào)鏈時(shí),必須注意了解時(shí)序的權(quán)衡因素和差異。


當(dāng)與傳感器或目標(biāo)信號(hào)接口時(shí),模擬前端時(shí)序需要考慮芯片級(jí)啟動(dòng)、傳感器偏置、外部濾波和器件選擇。SAR ADC有更嚴(yán)格的要求,需要抗混疊濾波器,而∑-Δ ADC具有與其設(shè)計(jì)相關(guān)的固有采樣特性。在AFE上,∑-Δ ADC可整合PGA,而高阻模式等SAR技術(shù)可降低對(duì)外部放大器電路的驅(qū)動(dòng)要求。


當(dāng)考慮∑-Δ ADC架構(gòu)時(shí),過采樣和抽取以及濾波器延遲會(huì)對(duì)吞吐速率產(chǎn)生影響,尤其是在多個(gè)通道上進(jìn)行轉(zhuǎn)換時(shí)。另一方面,由于采用逐次逼近法,SAR吞吐速率更易于計(jì)算,另外還有一個(gè)好處是采樣速度越慢,轉(zhuǎn)換時(shí)消耗的電流就越低。


∑-Δ AD4130-8 的數(shù)字時(shí)序很復(fù)雜,導(dǎo)致需要開發(fā) ACE 軟件時(shí)序工具。這些工具可簡(jiǎn)化對(duì)時(shí)序的理解并幫助計(jì)算通道吞吐速率。該器件具有占空比等時(shí)序特性、FIFO以及有助于延長(zhǎng)電池壽命的待機(jī)模式,但針對(duì)特定吞吐速率,需要注意可實(shí)現(xiàn)的有效分辨率。


當(dāng)考察AD4696這樣的SAR ADC時(shí),我們可以在更高采樣頻率下進(jìn)行采樣。這有其優(yōu)勢(shì),但也意味著數(shù)字時(shí)間范圍tFRAME(您需要在此時(shí)間范圍內(nèi)回讀結(jié)果)更小,因而需要更快的SPI時(shí)鐘速度。


參考電路


Maithil Pachchigar。 "使用精密SAR和∑-Δ型轉(zhuǎn)換器針對(duì)多路復(fù)用數(shù)據(jù)采集系統(tǒng)實(shí)現(xiàn)設(shè)計(jì)權(quán)衡考量"。 ADI公司,2016年。


Walt Kester。 "何種ADC架構(gòu)適合您的應(yīng)用?" 《模擬對(duì)話》,第39卷第9期,2005年6月。


Albert O'Grady。 "傳感器激勵(lì)與測(cè)量技術(shù)"。 《模擬對(duì)話》,第34卷第5號(hào),2000年。


Alan Walsh。 "面向精密SAR模數(shù)轉(zhuǎn)換器的前端放大器和RC濾波器設(shè)計(jì)"。 《模擬對(duì)話》,第46卷第12期,2012年12月。


Steven Xie。 "精密ADC用濾波器設(shè)計(jì)的實(shí)際挑戰(zhàn)和考慮"。 《模擬對(duì)話》,第50卷第4期,2016年4月。


Walt Kester。 "MT-021:ADC架構(gòu)II:逐次逼近型ADC"。 ADI公司,2009年。


Ke Li和Colm Slattery。 "電磁流量計(jì):設(shè)計(jì)考慮因素 | ADI公司"。 《模擬對(duì)話》,第50卷第6期,2016年6月。


"鉑RTD傳感器的SPICE模型"。 ADI公司,2022年。


"教程MT-070:儀表放大器輸入RFI保護(hù)"。 ADI公司,2009年。


Padraic O'Reilly。 "低功耗精密信號(hào)鏈應(yīng)用最重要的時(shí)序因素有哪些?第一部分"。 《模擬對(duì)話》,第56卷第3期,2022年8月。


來源:ADI

作者:Padraic O’Reilly



免責(zé)聲明:本文為轉(zhuǎn)載文章,轉(zhuǎn)載此文目的在于傳遞更多信息,版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問題,請(qǐng)聯(lián)系小編進(jìn)行處理。


推薦閱讀:


步進(jìn)電機(jī)的特點(diǎn)與分類

納芯微低功耗數(shù)字溫度傳感器NST112x用于可穿戴類設(shè)備測(cè)溫

使用低靜態(tài)電流小型器件準(zhǔn)確測(cè)量生命體

混合信號(hào)PCB布局設(shè)計(jì)的基本準(zhǔn)則

ePort-G 時(shí)鐘信號(hào)究竟有什么作用?

特別推薦
技術(shù)文章更多>>
技術(shù)白皮書下載更多>>
熱門搜索
?

關(guān)閉

?

關(guān)閉