【導讀】為了更好的理解和解釋串擾的各種概念，今天嘗試對串擾進行仿真，選擇最簡單易用的HyperLynx進行一系列的串擾仿真。
為了更好的理解和解釋串擾的各種概念，今天嘗試對串擾進行仿真，選擇最簡單易用的HyperLynx進行一系列的串擾仿真。
1、微帶線串擾仿真
1）仿真模型
在HyperLynx中搭建如下電路，U1為驅動端，電路模型為CMOS, 3.3V, 上升沿驅動，U2為接收模式。
在HyperLynx中通過對疊層進行設置，設置傳輸線為微帶線，傳輸線線寬為9 mil, 線間距為8 mil, 距離走線下方參考層的高度為5 mil, 相對介電常數(shù)為3.9，線長為68 inch, 傳輸延時為10 ns。
仿真結果如下：
我們知道，前向串擾在微帶線的情況下很小，在帶狀線的情況下基本不存在，并且前向串擾隨著長度的增加而增大。
從仿真結果可以看出來，驅動信號A從坐標軸左側出發(fā)，一個耦合的后向串擾信號C立刻從接收端反射回來，并開始沿著被動線向前傳播，這個信號的寬度大約是20ns, 恰好是耦合區(qū)域的2倍。
驅動脈沖傳播了10ns (傳輸線延時）時，在B未知出現(xiàn)了前向串擾B，它是一個負方向的信號，寬度大約是2ns(大約是驅動信號的上升時間），緊跟在前向串擾之后的是后向串擾信號，寬度約為20ns, 幅度是C端（后向串擾）幅度的一半。這是因為位于B端的51歐姆電阻和51歐姆的傳輸線構成的分壓器起到了分壓作用，使其幅度減小了50%。
2）長度對串擾的影響
對傳輸線長度進行修改，設置耦合長度為33.75 inch，67.5 inch，135 inch 三種情況，用時間表示的耦合長度分別大約為5 ns, 10 ns, 20 ns。
仿真結果如下：
從仿真結果可以看出來， 隨著耦合長度的增加：
前向串擾的幅度增加
● 前向串擾的寬度保持恒定
● 后向串擾的幅度大小保持恒定
● 后向串擾的寬度隨著耦合長度的增加而增大。
2、帶狀線串擾仿真
修改Stackup, 將耦合傳輸線改為帶狀線
仿真結果如下：
有一個重要的不同點，這種情況下沒有前向串擾脈沖。這樣也證明了理論分析的一點，在帶狀線的環(huán)境中，前向串擾的容性成分與感性成分幾乎是大小相等方向相反的，所以它們相互抵消。所以對于一些對串擾敏感的信號，把走線都走到帶狀線的環(huán)境中去，就可以減少一種類型的串擾。
3、終端匹配對串擾的改善
嘗試以下方法，在被動線的近端添加一個終端匹配電阻(R3)，這個終端匹配電阻會吸收流向U2的后向串擾信號，從而在近端不會存在反射。
仿真結果如下：
可以看出來，在遠端不存在反射。在實際的設計中，很難像在仿真模型中那樣簡單的在終端放置匹配電阻，那么，遠端串擾也就可能不會完全消除，而且我們也沒有真正消除近端的后向串擾，只是把它吸收了，不會反射回去。所以只能說減小了串擾。
通過上面的一些仿真，我們證實了控制串擾可以采取的方法：
● 把走線走在帶狀線中
● 走線和參考層之間的距離盡可能小
● 走線之間的距離盡可能大
● 充分利用近端阻抗匹配的良好效果
（來源：信號完整性之旅，作者：王彥武）
免責聲明：本文為轉載文章，轉載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯(lián)系小編進行處理。
推薦閱讀：
恒溫晶振與溫補晶振介紹，單片機為何需要晶振
學會生成LTspice模型，可以更好地提高仿真水平
電感繞組的分布電容，并非一無是處
如何用萬用表區(qū)分PNP傳感器和NPN型傳感器？
看不懂CPU？只需明白這5點，看懂CPU如此簡單！
恒溫晶振與溫補晶振介紹，單片機為何需要晶振
學會生成LTspice模型，可以更好地提高仿真水平
電感繞組的分布電容，并非一無是處
如何用萬用表區(qū)分PNP傳感器和NPN型傳感器？
看不懂CPU？只需明白這5點，看懂CPU如此簡單！
