【導讀】針對單片機硬件設計過程中出現(xiàn)的問題以及原則，小編為大家總結一下經(jīng)驗，主要從兩個方面入手，一方面從關鍵元件著手，例如RAM,ROM等芯片旁邊安裝去耦電容。一方面從元器件布局方面入手，把相互之間有關元件放的靠近。
（1）盡量在關鍵元件，如ROM、RAM等芯片旁邊安裝去耦電容。實際上，印制電路板走線、引腳連線和接線等都可能含有較大的電感效應。大的電感可能會在Vcc走線上引起嚴重的開關噪聲尖峰。防止Vcc走線上開關噪聲尖峰的唯一方法，是在VCC與電源地之間安放一個0.1uF的電子去耦電容。如果電路板上使用的是表面貼裝元件，可以用片狀電容直接緊靠著元件，在Vcc引腳上固定。最好是使用瓷片電容，這是因為這種電容具有較低的靜電損耗（ESL）和高頻阻抗，另外這種電容溫度和時間上的介質穩(wěn)定性也很不錯。盡量不要使用鉭電容，因為在高頻下它的阻抗較高。
（2） 在元器件的布局方面，應該把相互有關的元件盡量放得靠近一些，例如，時鐘發(fā)生器、晶振、CPU的時鐘輸入端都易產(chǎn)生噪聲，在放置的時候應把它們靠近些。對于那些易產(chǎn)生噪聲的器件、小電流電路、大電流電路開關電路等，應盡量使其遠離單片機的邏輯控制電路和存儲電路（ROM、RAM），如果可能的話，可以將這些電路另外制成電路板，這樣有利于抗干擾，提高電路工作的可靠性。
單片機系統(tǒng)硬件抗干擾常用方法實踐
影響單片機系統(tǒng)可靠安全運行的主要因素主要來自系統(tǒng)內(nèi)部和外部的各種電氣干擾，并受系統(tǒng)結構設計、元器件選擇、安裝、制造工藝影響。這些都構成單片機系統(tǒng)的干擾因素，常會導致單片機系統(tǒng)運行失常，輕則影響產(chǎn)品質量和產(chǎn)量，重則會導致事故，造成重大經(jīng)濟損失。
形成干擾的基本要素有三個：
（1）干擾源。指產(chǎn)生干擾的元件、設備或信號，用數(shù)學語言描述如下：du/dt， di/dt大的地方就是干擾源。如：雷電、繼電器、可控硅、電機、高頻時鐘等都可能成為干擾源。
（2）傳播路徑。指干擾從干擾源傳播到敏感器件的通路或媒介。典型的干擾傳播路徑是通過導線的傳導和空間的輻射。
（3）敏感器件。指容易被干擾的對象。如：A/D、D/A變換器，單片機，數(shù)字IC，弱信號放大器等。
在安放去耦電容時需要注意以下幾點：
1、在印制電路板的電源輸入端跨接100uF左右的電解電容，如果體積允許的話，電容量大一些則更好。
2、原則上每個集成電路芯片的旁邊都需要放置一個0.01uF的瓷片電容，如果電路板的空隙太小而放置不下時，可以每10個芯片左右放置一個1～10的鉭電容。
3、對于抗干擾能力弱、關斷時電流變化大的元件和RAM、ROM等存儲元件，應該在電源線（Vcc）和地線之間接入去耦電容。
4、電容的引線不要太長，特別是高頻旁路電容不能帶引線。
在單片機控制系統(tǒng)中，地線的種類有很多，有系統(tǒng)地、屏蔽地、邏輯地、模擬地等，地線是否布局合理，將決定電路板的抗干擾能力。在設計地線和接地點的時候，應該考慮以下問題：
1、邏輯地和模擬地要分開布線，不能合用，將它們各自的地線分別與相應的電源地線相連。在設計時，模擬地線應盡量加粗，而且盡量加大引出端的接地面積。一般來講，對于輸入輸出的模擬信號，與單片機電路之間最好通過光耦進行隔離。
2、在設計邏輯電路的印制電路版時，其地線應構成閉環(huán)形式，提高電路的抗干擾能力。
3、地線應盡量的粗。如果地線很細的話，則地線電阻將會較大，造成接地電位隨電流的變化而變化，致使信號電平不穩(wěn)，導致電路的抗干擾能力下降。在布線空間允許的情況下，要保證主要地線的寬度至少在2～3mm以上，元件引腳上的接地線應該在1.5mm左右。
4、要注意接地點的選擇。當電路板上信號頻率低于1MHz時，由于布線和元件之間的電磁感應影響很小，而接地電路形成的環(huán)流對干擾的影響較大，所以要采用一點接地，使其不形成回路。當電路板上信號頻率高于10MHz時，由于布線的電感效應明顯，地線阻抗變得很大，此時接地電路形成的環(huán)流就不再是主要的問題了。所以應采用多點接地，盡量降低地線阻抗。
5、電源線的布置除了要根據(jù)電流的大小盡量加粗走線寬度外，在布線時還應使電源線、地線的走線方向與數(shù)據(jù)線的走線方身一致在布線工作的最后，用地線將電路板的底層沒有走線的地方鋪滿，這些方法都有助于增強電路的抗干擾能力。
6、數(shù)據(jù)線的寬度應盡可能地寬，以減小阻抗。數(shù)據(jù)線的寬度至少不小于0.3mm(12mil)，如果采用0.46～0.5mm(18mil～20mil)則更為理想。
7、由于電路板的一個過孔會帶來大約10pF的電容效應，這對于高頻電路，將會引入太多的干擾，所以在布線的時候，應盡可能地減少過孔的數(shù)量。再有，過多的過孔也會造成電路板的機械強度降低。
一個單片機應用系統(tǒng)的硬件電路設計包含兩部分內(nèi)容：一是系統(tǒng)擴展，即單片機內(nèi)部的功能單元，如ROM、RAM、I/O、定時器/計數(shù)器、中斷系統(tǒng)等不能滿足應用系統(tǒng)的要求時，必須在片外進行擴展，選擇適當?shù)男酒?，設計相應的電路。二是系統(tǒng)的配置，即按照系統(tǒng)功能要求配置外圍設備，如鍵盤、顯示器、打印機、A/D、D/A轉換器等，要設計合適的接口電路。
干擾的分類
1、干擾的分類有好多種，通?？梢园凑赵肼暜a(chǎn)生的原因、傳導方式、波形特性等等進行不同的分類。按產(chǎn)生的原因分：可分為放電噪聲音、高頻振蕩噪聲、浪涌噪聲。按傳導方式分：可分為共模噪聲和串模噪聲。按波形分：可分為持續(xù)正弦波、脈沖電壓、脈沖序列等等。
2、干擾的耦合方式干擾源產(chǎn)生的干擾信號是通過一定的耦合通道才對測控系統(tǒng)產(chǎn)生作用的。因此，我有有必要看看干擾源和被干擾對象之間的傳遞方式。干擾的耦合方式，無非是通過導線、空間、公共線等等，細分下來，主要有以下幾種：
（1）直接耦合：這是最直接的方式，也是系統(tǒng)中存在最普遍的一種方式。比如干擾信號通過電源線侵入系統(tǒng)。
（2）公共阻抗耦合：這也是常見的耦合方式，這種形式常常發(fā)生在兩個電路電流有共同通路的情況。為了防止這種耦合，通常在電路設計上就要考慮。使干擾源和被干擾對象間沒有公共阻抗。
（3）電容耦合：又稱電場耦合或靜電耦合。是由于分布電容的存在而產(chǎn)生的耦合。
（4）電磁感應耦合：又稱磁場耦合。是由于分布電磁感應而產(chǎn)生的耦合。
（5）漏電耦合：這種耦合是純電阻性的，在絕緣不好時就會發(fā)生。
常用硬件抗干擾技術針對形成干擾的三要素，采取的抗干擾主要有以下手段。
3、抑制干擾源抑制干擾源就是盡可能的減小干擾源的du/dt，di/dt。這是抗干擾設計中最優(yōu)先考慮和最重要的原則，常常會起到事半功倍的效果。減小干擾源的du/dt主要是通過在干擾源兩端并聯(lián)電容來實現(xiàn)。減小干擾源的di/dt則是在干擾源回路串聯(lián)電感或電阻以及增加續(xù)流二極管來實現(xiàn)。
印制板工藝抗干擾：
①電源線加粗，合理走線、接地，三總線分開以減少互感振蕩；
②CPU、RAM、ROM等主芯片,VCC和GND之間接電解電容及瓷片電容，去掉高、低頻干擾信號；
③獨立系統(tǒng)結構,減少接插件與連線，提高可靠性,減少故障率；
④集成塊與插座接觸可靠,用雙簧插座,最好集成塊直接焊在印制板上，防止器件接觸不良故障；
⑤有條件采用四層以上印制板,中間兩層為電源及地。
系統(tǒng)的擴展和配置應遵循以下原則：
1、盡可能選擇典型電路，并符合單片機常規(guī)用法。為硬件系統(tǒng)的標準化、模塊化打下良好的基礎；
2、系統(tǒng)擴展與外圍設備的配置水平應充分滿足應用系統(tǒng)的功能要求，并留有適當余地，以便進行二次開發(fā)；
3、硬件結構應結合應用軟件方案一并考慮。硬件結構與軟件方案會產(chǎn)生相互影響，考慮的原則是：軟件能實現(xiàn)的功能盡可能由軟件實殃，以簡化硬件結構。但必須注意，由軟件實現(xiàn)的硬件功能，一般響應時間比硬件實現(xiàn)長，且占用CPU時間；
4、系統(tǒng)中的相關器件要盡可能做到性能匹配。如選用CMOS芯片單片機構成低功耗系統(tǒng)時，系統(tǒng)中所有芯片都應盡可能選擇低功耗產(chǎn)品；
5、可靠性及抗干擾設計是硬件設計必不可少的一部分，它包括芯片、器件選擇、去耦濾波、印刷電路板布線、通道隔離等；
6、單片機外圍電路較多時，必須考慮其驅動能力。驅動能力不足時，系統(tǒng)工作不可靠，可通過增設線驅動器增強驅動能力或減少芯片功耗來降低總線負載；
7、盡量朝“單片”方向設計硬件系統(tǒng)。系統(tǒng)器件越多，器件之間相互干擾也越強，功耗也增大，也不可避免地降低了系統(tǒng)的穩(wěn)定性。隨著單片機片內(nèi)集成的功能越來越強，真正的片上系統(tǒng)SoC已經(jīng)可以實現(xiàn)，如ST公司新近推出的μPSD32××系列產(chǎn)品在一塊芯片上集成了80C32核、大容量FLASH存儲器、SRAM、A/D、I/O、兩個串口、看門狗、上電復位電路等等。
