【導讀】繼上一篇“正電壓浪涌對策”之后，本文將會通過示例來看針對負電壓浪涌的對策及其效果。
本文的關鍵要點
?通過采取措施防止SiC MOSFET中柵極－源極間電壓的負電壓浪涌，來防止SiC MOSFET的LS導通時，SiC MOSFET的HS誤導通。
?具體方法取決于各電路中所示的對策電路的負載。
?如果柵極驅(qū)動IC沒有控制功能，則很難通過米勒鉗位進行抑制。
?作為米勒鉗位的代替方案，通過結合使用鉗位肖特基勢壘二極管和誤導通抑制電容器，與正浪涌之間取得平衡，從而達到優(yōu)化的目的。
繼上一篇“正電壓浪涌對策”之后，本文將會通過示例來看針對負電壓浪涌的對策及其效果。
關于SiC功率元器件中柵極－源極間電壓產(chǎn)生的浪涌，在之前發(fā)布的R課堂基礎知識 SiC功率元器件 應用篇的“SiC MOSFET：橋式結構中柵極－源極間電壓的動作”中已進行了詳細說明。
負電壓浪涌對策
下圖顯示了同步升壓電路中LS關斷時柵極－源極電壓的行為，該圖在之前的文章中也使用過。要想抑制事件（IV），即HS（非開關側）的VGS的負浪涌，正如在上一篇文章“浪涌抑制電路”的表格中所總結的，采用浪涌抑制電路的米勒鉗位用MOSFET Q2、或鉗位用SBD（肖特基勢壘二極管）D3是很有效的方法（參見下面的驗證電路）。
下面的電路是上一篇中用來驗證正浪涌對策的抑制電路。使用“（a）無抑制電路、（b）僅有米勒鉗位用的MOSFET（Q2）、（c）僅有鉗位用的肖特基勢壘二極管、（d）僅有誤導通抑制電容器C1”這四種電路，通過“雙脈沖測試”確認了VGS的浪涌電壓。
下面是雙脈沖測試中關斷時的波形、從上到下依次顯示了開關側柵極－源極電壓（VGS_HS）、非開關側柵極－源極電壓（VGS_LS）、漏極－源極電壓（VDS）和漏極電流（ID）。圖中一并列出了前述的抑制電路（a）、（b）、（c）、以及同時具備抑制電路（b）和（c）的電路（e）的波形。
從這個波形圖中可以看出，除了沒有對策電路的（a）外，其他任何一個抑制電路都可以消除負浪涌。
接下來，請看僅連接了誤導通抑制電容器C1的驗證電路（d）在雙脈沖測試中的關斷波形。電路圖與上面給出的電路圖一樣。波形（a）是沒有C1的比較用波形，波形（b）、（c）和（d）是有C1、C1分別為2.2nF、3.3nF和4.7nF時的波形。與不加C1的（a）相比，加了C1的波形（b）、（c）、（d）中，VGS_LS的負浪涌略有降低，但效果并不明顯。因此，作為對策，需要從抑制電路（b）和（c）中作出選擇，但由于（c）不能抑制正浪涌，所以最終選擇（b）。如果米勒鉗位控制困難且無法選擇抑制電路（b），則需要通過結合使用（c）和（d）來測試和優(yōu)化整個系的效率。
免責聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權問題，請聯(lián)系小編進行處理。
推薦閱讀：
