中心議題：

• 電容的插入損耗特性、頻率響應(yīng)特性與電容的濾波特性分析
• 利用電容模型分析PCB中的環(huán)流問(wèn)題
• 電源擾動(dòng)及地彈噪聲的產(chǎn)生機(jī)理

• 器件電源管腳旁路電容的放置
• 理想電容的插入損耗特性分析

隨著系統(tǒng)體積的減小，工作頻率的提高，系統(tǒng)的功能復(fù)雜化，這樣就需要多個(gè)不同的嵌入式功能模塊同時(shí)工作。只有各個(gè)模塊具有良好的EMC和較低的EMI，才能保證整個(gè)系統(tǒng)功能的實(shí)現(xiàn)。這就要求系統(tǒng)自身不僅需要具有良好的屏蔽外界干擾的性能，同時(shí)還要求在和其他的系統(tǒng)同時(shí)工作時(shí)，不能對(duì)外界產(chǎn)生嚴(yán)重的EMI。另外，開(kāi)關(guān)電源在高速數(shù)字系統(tǒng)設(shè)計(jì)中的應(yīng)用越來(lái)越廣泛，一個(gè)系統(tǒng)中往往需要用到多種電源。不僅電源系統(tǒng)容易受到干擾，而且電源供應(yīng)時(shí)產(chǎn)生的噪聲會(huì)給整個(gè)系統(tǒng)帶來(lái)嚴(yán)重的EMC問(wèn)題。因此，在高速PCB設(shè)計(jì)中，如何更好的濾除電源噪聲是保證良好電源完整性的關(guān)鍵。本文分析了電容的濾波特性，電容的寄生電感電容的濾波性能帶來(lái)的影響，以及PCB中的電流環(huán)現(xiàn)象，繼而針對(duì)如何選擇旁路電容做出了一些總結(jié)。本文還著重分析了電源噪聲和地彈噪聲的產(chǎn)生機(jī)理并在其基礎(chǔ)上對(duì)旁路電容在PCB中的各種擺放方式做出了分析和比較。

電容的插入損耗特性、頻率響應(yīng)特性與電容的濾波特性

1理想電容的插入損耗特性
　
EMI電源濾波器對(duì)干擾噪聲的抑制能力通常用插入損耗（InsertionLoss）特性來(lái)衡量。插入損耗的定義為：沒(méi)有濾波器接入時(shí)，從噪聲源傳輸?shù)截?fù)載的噪聲功率P1和接入濾波器后，噪聲源傳輸?shù)截?fù)載的噪聲功率P2之比，用dB（分貝）表示。圖1是理想電容的插入損耗特性，可以看出，1μF電容對(duì)應(yīng)的插入損耗曲線(xiàn)斜率接近20dB/10倍頻。


觀(guān)察其中某一條插入損耗特性，當(dāng)頻率增加時(shí)，電容的插入損耗值是增加的，也就是說(shuō)P1/P2值是增加的，這意味著系統(tǒng)通過(guò)電容濾波以后，能夠傳輸?shù)截?fù)載的噪聲減少，電容濾除高頻噪聲的能力增強(qiáng)。從理想電容的公式分析，當(dāng)電容一定時(shí)，信號(hào)頻率越高，回路阻抗越低，也即電容易于濾除高頻的成分。從兩個(gè)方面得出的結(jié)論是相同的。
　　
再觀(guān)察不同電容所對(duì)應(yīng)的曲線(xiàn)，在頻率很低的情況下，各種電容所對(duì)應(yīng)的插入損耗值是近似相同的，但是隨著頻率的增加，小電容的插入損耗值增加的幅度較大電容要慢一些，P1/P2值增加得也就較慢，也就是說(shuō)大電容更容易濾除低頻噪聲。因而我們?cè)谠O(shè)計(jì)高速電路板時(shí)，通常在電路板的電源接入端放置一個(gè)1～10μF的電容，濾除低頻噪聲；在電路板上每個(gè)器件的電源與地線(xiàn)之間放置一個(gè)0.01～0.1μF的電容，濾除高頻噪聲。
　　
連接在電源和地之間的電容的阻抗可由如下公式計(jì)算：，電容濾波的目的是濾除疊加在電源系統(tǒng)中的交流成分，從上面的公式可以看出，當(dāng)頻率一定時(shí)，電容值越大，回路中的阻抗就越小，這樣交流信號(hào)就越容易通過(guò)電容流到地平面上去，換句話(huà)說(shuō)，即似乎電容值越大其濾波效果越好，事實(shí)上并非如此，因?yàn)閷?shí)際電容并不具有理想電容的所有特性。實(shí)際電容存在寄生成分，這是構(gòu)造電容器極板和引線(xiàn)時(shí)所形成的，而這些寄生成分可等效為串聯(lián)在電容上的電阻與電感，通常稱(chēng)之為等效串聯(lián)電阻（ESR）和等效串聯(lián)電感(ESL)，其模型如圖2的左半部分所示。如果忽略電容的寄生電阻則模型可等效為圖2的右半部分。這樣電容實(shí)際上就是一個(gè)串聯(lián)諧振電路。在實(shí)際的電路或者PCB設(shè)計(jì)中，電容寄生電感的存在將對(duì)電容的濾波性能帶來(lái)很大的影響，因此在系統(tǒng)設(shè)計(jì)時(shí)應(yīng)該選擇寄生電感比較小的電容。



2實(shí)際電容的高頻響應(yīng)特性
　　
從2.1節(jié)我們知道，實(shí)際電容在工作時(shí)由于存在寄生電感的緣故，使得電容回路成為一個(gè)串聯(lián)諧振回路。諧振頻率為，式中：L為等效電感；C為實(shí)際電容。如圖3所示，當(dāng)頻率小于f0時(shí)，呈現(xiàn)為電容；頻率大于f0時(shí)，呈現(xiàn)為電感。所以，電容器更像是一個(gè)帶阻濾波器，而不是一個(gè)低通濾波器。電容的ESL和ESR是由電容的構(gòu)造和所用介質(zhì)材料決定的，與電容容量無(wú)關(guān)。對(duì)于高頻的抑制能力并不會(huì)因?yàn)楦鼡Q大容量的同類(lèi)型電容而增強(qiáng)。更大容量的同類(lèi)型電容器的阻抗在頻率低于f0時(shí)，比小容量電容器的阻抗小，但是，當(dāng)頻率大于f0時(shí)，ESL決定了二者的阻抗沒(méi)有差別。可見(jiàn)，為了改進(jìn)高頻濾波特性，必須使用具有較低ESL的電容器。任何一種電容器的有效頻率范圍是有限的，而對(duì)于一個(gè)系統(tǒng)，既有低頻噪聲，又有高頻噪聲，所以通常要用不同類(lèi)型的電容并聯(lián)來(lái)達(dá)到更寬的有效頻率范圍。


利用電容模型分析PCB中的環(huán)流問(wèn)題
　　
電源去耦電容放置位置不當(dāng)將會(huì)在印制電路板上產(chǎn)生很大的電流環(huán)。為了減少噪聲，在高速印制電路板的設(shè)計(jì)當(dāng)中，有一個(gè)很重要的原則是：減少信號(hào)電流環(huán)的面積。過(guò)去我們習(xí)慣于只考慮電流的流出起點(diǎn)、途徑及終點(diǎn)，而很少去考慮電流的返回路徑。在高頻電路中，通常認(rèn)為電源和地是等價(jià)的，因此電流的流出途徑和返回途徑將形成一個(gè)電流環(huán)，在這些電流環(huán)中，會(huì)由于種種原因，例如電容的寄生電感，PCB連線(xiàn)的固有電感等，使得環(huán)路的阻抗不為零，這樣電流流經(jīng)這一環(huán)路時(shí)將產(chǎn)生電勢(shì)差，如果電流是變化的，則將產(chǎn)生輻射，對(duì)系統(tǒng)產(chǎn)生干擾。為了給電源濾波，在電路設(shè)計(jì)中常常要在電源和地之間加上一些旁路電容，在回路中增加旁路電容主要有兩個(gè)目的，一是增加環(huán)路中存儲(chǔ)電荷的能力，以免瞬間電流過(guò)大，產(chǎn)生地彈噪聲。二是適當(dāng)?shù)姆胖门月冯娙莸奈恢茫蔀樵肼曅盘?hào)提供就近的地回路，減少電流環(huán)路的面積，從而減少了環(huán)路的電感。采用了旁路電容的回路中，由于欲濾除的噪聲頻率通常是高頻交流信號(hào)，因而這樣的回路仍舊將會(huì)對(duì)外產(chǎn)生輻射。為了減少這一輻射，我們需要盡可能的降低回路的阻抗，必須合理放置旁路電容的位置。圖4顯示了由于濾波電容放置位置不當(dāng)產(chǎn)生的大電流環(huán)。
[page]

圖5為電流環(huán)的模型。從電流環(huán)模型中我們可以看出，環(huán)路中存在寄生電感，它們?cè)诟哳l狀態(tài)下表現(xiàn)為環(huán)路的阻抗可導(dǎo)致供給電源產(chǎn)生尖峰，并會(huì)輻射電磁波從而干擾系統(tǒng)的其他部分。環(huán)路中Ll為電容管腳引線(xiàn)的封裝電感；Lpc為電容管腳到器件電源或者地管腳之間的PCB傳輸線(xiàn)的寄生電感；Lic為器件管腳引線(xiàn)的寄生電感。另外，在前面我們討論過(guò)電容本身也是具有寄生電感ESL的。這樣回路的總電感為：L＝2Ll+2Lpc+2Lic+ESL。由于環(huán)路的寄生電感將會(huì)給整個(gè)系統(tǒng)帶來(lái)電磁干擾，產(chǎn)生電壓尖峰，這個(gè)電壓尖峰值同串聯(lián)電感之間存在一定的關(guān)系，近似計(jì)算公式如下：

這里V為最大噪聲電壓尖峰值，△t為瞬態(tài)持續(xù)時(shí)間，△I為器件瞬態(tài)電流，△t、△I值可以從器件手冊(cè)中查得。例如74HC的瞬態(tài)電流典型值Icc為20mA，輸出信號(hào)從零上升到Icc或者從Icc下降到零需要的時(shí)間為4ns，如果現(xiàn)在我們?cè)噲D控制感性噪聲的尖峰在100mV以?xún)?nèi)，那么由上面的公式我們可以求得串聯(lián)電感L的最大值不超過(guò)20nH。在PCB板設(shè)計(jì)時(shí)，設(shè)計(jì)者可以通過(guò)以下幾種方式來(lái)降低回路電感：選擇寄生電感比較小的電容，降低ESL（不同型號(hào)電容的寄生電感值見(jiàn)表1）；盡量使用貼片電容以減小電容引線(xiàn)長(zhǎng)，降低Ll值；合理的放置電容，使用電源層或地平面層代替電源或者地傳輸線(xiàn)，減小電源地傳輸線(xiàn)電感Lpc；合理選擇集成器件的封裝，以降低Lic值，比如對(duì)于器件ADV478來(lái)說(shuō)，PLCC封裝的寄生電感比DIP封裝的寄生電感要小2nH到3nH。
　　
電源擾動(dòng)及地彈噪聲的產(chǎn)生機(jī)理
　　
圖6為一個(gè)簡(jiǎn)單的圖騰柱I/O口電路，驅(qū)動(dòng)一個(gè)串聯(lián)源端匹配的傳輸線(xiàn)。圖中LV和LG為器件電源管腳和地管腳的封裝電感，A、B為兩個(gè)場(chǎng)效應(yīng)管，作為開(kāi)關(guān)使用。假設(shè)初始時(shí)刻傳輸線(xiàn)上各點(diǎn)的電壓和電流均為零，在某一時(shí)刻器件將驅(qū)動(dòng)傳輸線(xiàn)為高電平，這時(shí)候器件就需要從電源管腳吸收電流。在時(shí)間t1，合上開(kāi)關(guān)A，電流從PCB板上的VCC流入，流經(jīng)封裝電感LV，跨越開(kāi)關(guān)A，串聯(lián)終端電阻，然后流入傳輸線(xiàn)，輸出電流幅度為（1/2）VCC/Z0。電流在傳輸線(xiàn)網(wǎng)絡(luò)上持續(xù)一個(gè)完整的輪回（round-trip）時(shí)間，在時(shí)間t2結(jié)束。至此以后，整個(gè)傳輸線(xiàn)處于電荷充滿(mǎn)狀態(tài)，不需要額外流入電流來(lái)維持。當(dāng)電流瞬間涌過(guò)封裝電感LV時(shí)，將在結(jié)點(diǎn)V1處導(dǎo)致芯片電壓的擾動(dòng)。在時(shí)間t3，關(guān)閉開(kāi)關(guān)A，這一動(dòng)作不會(huì)導(dǎo)致脈沖噪聲的產(chǎn)生，因?yàn)樵陂_(kāi)關(guān)A打開(kāi)的瞬間是沒(méi)有電流流過(guò)的。同時(shí)，合上開(kāi)關(guān)B，這時(shí)傳輸線(xiàn)、地平面、封裝電感LG以及開(kāi)關(guān)B形成一環(huán)路，有瞬間電流流過(guò)開(kāi)關(guān)B，這樣在結(jié)點(diǎn)G1處產(chǎn)生地彈擾動(dòng)。如果在V1和G1之間加上一旁路電容（放置在芯片內(nèi)部）的話(huà)，可以使得V1點(diǎn)處和G1點(diǎn)處的瞬態(tài)電壓擾動(dòng)相同，這樣在每一次開(kāi)關(guān)切換時(shí)，V1點(diǎn)和G1點(diǎn)均會(huì)產(chǎn)生電壓擾動(dòng)，然而幅度將會(huì)減半。


在高速PCB設(shè)計(jì)中，在電源管腳附近放置濾波電容就是為了消除電源擾動(dòng)以及地彈噪聲的。系統(tǒng)加上旁路電容以后，由于電容寄生電感的存在，環(huán)路的總電感將增加，可能產(chǎn)生的噪聲強(qiáng)度也就會(huì)更大。因此設(shè)計(jì)者應(yīng)該盡可能的選擇寄生電感小的旁路電容并合理的將其放置在PCB中。
　　[page]
器件電源管腳旁路電容的放置
　　
當(dāng)電流在瞬間通過(guò)器件電源管腳流入器件或者通過(guò)地管腳流入地時(shí)，由于器件封裝電感的存在以及電源供給環(huán)路中電感的存在，將會(huì)產(chǎn)生電源擾動(dòng)和地彈噪聲，因此需要在電源管腳附近放置濾波電容以達(dá)到消除電源擾動(dòng)以及地彈噪聲目的。

從上文可知，電源擾動(dòng)和地彈噪聲主要來(lái)自于芯片的引腳，由于芯片的輸出阻抗（芯片的電源或者地管腳的輸出阻抗）一般要比電源平面或者地平面的阻抗大得多（如果不是這樣的話(huà)，將會(huì)有大量的電源、地噪聲產(chǎn)生），因此可將芯片看作一個(gè)噪聲源，對(duì)于一塊合理設(shè)計(jì)的電路板而言，無(wú)論在什么時(shí)候，當(dāng)噪聲源的阻抗比負(fù)載大得多的時(shí)候，噪聲源可以看作一個(gè)電流源，它將灌入一定量的電流到電源或者地系統(tǒng)中。為了減小電源或者地噪聲，就需要采取措施來(lái)減小灌入到電源或者地平面當(dāng)中的電流量。為了切實(shí)做到這一點(diǎn)，理論上需要將電源或者地管腳串聯(lián)一個(gè)阻抗，這個(gè)阻抗必須足夠大，最好比芯片電源地管腳的輸出阻抗還大。但串聯(lián)這樣一個(gè)大的阻抗是不現(xiàn)實(shí)的，因?yàn)槿绻@樣的話(huà)，將會(huì)在芯片內(nèi)部產(chǎn)生更大的地彈噪聲或者電源擾動(dòng)，導(dǎo)致芯片不能夠正常工作。因此正確的做法還應(yīng)該是設(shè)法將噪聲通過(guò)低阻抗的回路引到地平面上去。通常的做法是給芯片的電源管腳加旁路電容。下面簡(jiǎn)單的分析了電容的四種放置方式。
　　
如圖7及圖8(a)所示，為旁路電容的一種放置方式。將芯片的地管腳直接通過(guò)一個(gè)低阻抗的過(guò)孔D(一般過(guò)孔的寄生電感約為1～2nH)連接到地平面上，這樣芯片地管腳上的地彈噪聲將通過(guò)過(guò)孔流入到地平面上，抑制了地彈噪聲對(duì)芯片的影響。芯片的電源管腳通過(guò)一小段傳輸線(xiàn)（通常約為50～80mil長(zhǎng)，寄生電感約為1～1.6nH）連接到電容的電源盤(pán)墊上，電容的電源盤(pán)墊和地盤(pán)墊直接通過(guò)過(guò)孔連接到電源平面和地平面上，這樣電源管腳到地平面之間也將有一條低阻抗的通路，有效的克服了電源管腳上的電源噪聲對(duì)芯片的影響。同時(shí)旁路電容附近的電源層上的噪聲也將通過(guò)過(guò)孔B、旁路電容、過(guò)孔C這樣一條低阻抗通道流入到地平面上，這樣的放置方式有效的抑制了噪聲對(duì)芯片以及電源和其他系統(tǒng)的影響。


如圖8(b)所示，將過(guò)孔B放在電容電源管腳和芯片電源管腳之間，這樣將增加通路A的環(huán)路電感，當(dāng)電容和芯片不是位于同一層時(shí)，一般采用這種方式。

如圖8(c)所示，將電容電源管腳處的電源過(guò)孔B改打到接近芯片電源管腳A處，這種放置方式類(lèi)似于上述第二種放置方式，將導(dǎo)致環(huán)路電感的增加，此方式應(yīng)避免。
　　
如圖8(d)所示去掉電容電源管腳和芯片電源管腳之間的傳輸線(xiàn)，而將芯片電源管腳直接通過(guò)一個(gè)過(guò)孔連接到地平面上，電容電源管腳和芯片電源管腳之間通過(guò)大的電源平面連接到一起，這樣通路A包括：兩個(gè)過(guò)孔、一個(gè)電源平面、一個(gè)電容，也同樣增加了環(huán)路的電感，而且噪聲將對(duì)電源平面帶來(lái)不可預(yù)知的影響，另外還增加了過(guò)孔的數(shù)量，減少了板子上的布線(xiàn)面積。此方式也應(yīng)盡量避免。

當(dāng)前數(shù)字系統(tǒng)板級(jí)頻率越來(lái)越高，各種EMI問(wèn)題也越來(lái)越嚴(yán)重。合理的選擇和使用旁路電容是消除EMI、獲得電源完整性的一個(gè)關(guān)鍵方面。而且，隨著半導(dǎo)體技術(shù)的進(jìn)一步發(fā)展，電容也在不同的更新?lián)Q代以滿(mǎn)足高速電路設(shè)計(jì)的要求。因此，旁路電容選擇、旁路電容的擺放等問(wèn)題需要不斷的進(jìn)行深入探討。