針對在高速DSP系統(tǒng)中PCB板可靠性設計應注意的若干問題。

 

 

高速DSP系統(tǒng)PCB板設計首先需要考慮的是電源設計問題。在電源設計中，通常采用以下方法來解決信號完整性問題。

 

 

隨著DSP工作頻率的提高，DSP和其他IC元器件趨向小型化、封裝密集化，通常電路設計時考慮采用多層板，建議電源和地都可以用專門的一層，且對于多種電源，例如DSP的I/O電源電壓和內(nèi)核電源電壓不同，可以用兩個不同的電源層，若考慮多層板的加工費用高，可以把接線較多或者相對關鍵的電源用專門的一層，其他電源可以和信號線一樣布線，但要注意線的寬度要足夠。

 

無論電路板是否有專門的地層和電源層，都必須在電源和地之間加一定的并且分布合理的電容。為了節(jié)省空間，減少通孔數(shù)，建議多使用貼片電容?？砂奄N片電容放在PCB板背面即焊接面，貼片電容到通孔用寬線連接并通過通孔與電源、地層相連。

 

 

 

高速高精度模擬元件對數(shù)字信號很敏感。例如，放大器會放大開關噪聲，使之接近脈沖信號，所以在板上模擬和數(shù)字部分，電源層一般是要求分開的。

 

 

有些敏感信號（如高頻時鐘） 對噪聲干擾特別敏感，對它們要采取高等級隔離措施。高頻時鐘（20MHz以上的時鐘，或翻轉(zhuǎn)時間小于5ns的時鐘）必須有地線護送，時鐘線寬至少10mil，護送地線線寬至少20mil，高頻信號線的保護地線兩端必須由過孔與地層良好接觸，而且每5cm 打過孔與地層連接;時鐘發(fā)送側(cè)必須串接一個22Ω～220Ω的阻尼電阻?？杀苊庥蛇@些線帶來的信號噪聲所產(chǎn)生的干擾。

 

 

一般高速DSP應用系統(tǒng)PCB板都是由用戶根據(jù)系統(tǒng)的具體要求而設計的，由于設計能力、實驗室條件有限，如不采取完善、可靠的抗干擾措施，一旦遇到工作環(huán)境不理想、有電磁干擾就會導致DSP程序流程紊亂，當DSP正常工作代碼不能恢復時，將出現(xiàn)跑飛程序或死機現(xiàn)象，甚至會損壞某些元器件。應注意采取相應的抗干擾措施。

 

 

硬件抗干擾效率高，在系統(tǒng)復雜度、成本、體積可容忍的情況下，優(yōu)先選用硬件抗干擾設計。常用的硬件抗干擾技術可歸納為以下幾種：

 

（1） 硬件濾波：RC 濾波器可以大大削弱各類高頻干擾信號。如可以抑制“毛刺”干擾。

 

（2） 合理接地：合理設計接地系統(tǒng)，對于高速的數(shù)字和模擬電路系統(tǒng)來說，具有一個低阻抗、大面積的接地層是很重要的。地層既可以為高頻電流提供一個低阻抗的返回通路，而且使EMI、RFI變得更小，同時還對外部干擾具有屏蔽作用。PCB 設計時把模擬地和數(shù)字地分開。

 

（3） 屏蔽措施：交流電源、高頻電源、強電設備、電弧產(chǎn)生的電火花，會產(chǎn)生電磁波，成為電磁干擾的噪聲源，可用金屬殼體把上述器件包圍起來，再接地，這對屏蔽通過電磁感應引起的干擾非常有效。

 

（4） 光電隔離：光電隔離器可以有效地避免不同電路板間的相互干擾，高速的光電隔離器常用于DSP和其他設備（如傳感器、開關等） 的接口。

 

 

軟件抗干擾有硬件抗干擾所無法取代的優(yōu)勢，在DSP 應用系統(tǒng)中還應充分挖掘軟件的抗干擾能力，從而將干擾的影響抑制到最小。下面給出幾種有效的軟件抗干擾方法。

 

（1） 數(shù)字濾波：模擬輸入信號的噪聲可以通過數(shù)字濾波加以消除。常用的數(shù)字濾波技術有：中值濾波、算術平均值濾波等。

 

（2） 設置陷阱：在未用的程序區(qū)內(nèi)設置一段引導程序，當程序受干擾跳到此區(qū)域時，引導程序?qū)娦胁东@到的程序引導到指定的地址，在那里用專門程序?qū)Τ鲥e程序進行處理。

 

（3） 指令冗余：在雙字節(jié)指令和三字節(jié)指令后插入兩三個字節(jié)的空操作指令NOP，可以防止當DSP系統(tǒng)受干擾程序跑飛時，將程序自動納入正軌。

 

（4） 設置看門狗定時：如失控的程序進入“死循環(huán)”，通常采用“看門狗”技術使程序脫離“死循環(huán)”。其原理是利用一個定時器，它按設定周期產(chǎn)生一個脈沖，如果不想產(chǎn)生此脈沖，DSP就應在小于設定周期的時間內(nèi)將定時器清零;但當DSP程序跑飛時，就不會按規(guī)定把定時器清零，于是定時器產(chǎn)生的脈沖作為DSP復位信號，將DSP重新復位和初始化。

 

電磁兼容性是指電子設備在復雜電磁環(huán)境中仍可以正常工作的能力。電磁兼容性設計的目的是使電子設備既能抑制各種外來干擾，又能減少電子設備對其他電子設備的電磁干擾。在實際的PCB板中相鄰信號間或多或少存在著電磁干擾現(xiàn)象即串擾。串擾的大小與回路間的分布電容和分布電感有關。解決這種信號間的相互電磁干擾可采取以下措施：

 

 

由于瞬變電流在印制線條上產(chǎn)生的沖擊干擾主要是印制導線的電感成分引起的，而其電感量與印制導線長度成正比，與寬度成反比。所以采用短而寬的導線對抑制干擾是有利的。時鐘引線、總線驅(qū)動器的信號線常有大的瞬變電流，其印制導線要盡可能短。對于分立元件電路，印制導線寬度在1.5mm左右即可滿足要求;對于集成電路，印制導線寬度在0. 2mm～1. 0mm之間選擇。

 

采用井字形網(wǎng)狀布線結構。

 

具體做法是在PCB印制板的一層橫向布線，緊挨著的一層縱向布線。

 

 

為有利于散熱，印制板最好是自立安裝，板間距應大于2cm，同時注意元器件在印制板上的布排規(guī)則。在水平方向，大功率器件盡量靠近印制板邊沿布置，從而縮短傳熱途徑;在垂直方向大功率器件盡量靠近印制板上方布置，從而減少其對別的元器件溫度的影響。對溫度較敏感的元器件盡量布放在溫度比較低的區(qū)域，而不能放在發(fā)熱量大的器件的正上方。

 

目前電子器材用于各類電子設備和系統(tǒng)仍然以印制電路板為主要裝配方式。實踐證明，即使電路原理圖設計正確，印制電路板設計不當，也會對電子設備的可靠性產(chǎn)生不利影響。例如，如果印制板兩條細平行線靠得很近，則會形成信號波形的延遲，在傳輸線的終端形成反射噪聲。因此，在設計印制電路板的時候，應注意采用正確的方法。

 

在電子設備中，接地是控制干擾的重要方法。如能將接地和屏蔽正確結合起來使用，可解決大部分干擾問題。電子設備中地線結構大致有系統(tǒng)地、機殼地（屏蔽地）、數(shù)字地（邏輯地）和模擬地等。在地線設計中應注意以下幾點：

 

 

在低頻電路中，信號的工作頻率小于1MHz，它的布線和器件間的電感影響較小，而接地電路形成的環(huán)流對干擾影響較大，因而應采用一點接地。當信號工作頻率大于10MHz時，地線阻抗變得很大，此時應盡量降低地線阻抗，應采用就近多點接地。當工作頻率在1～10MHz時，如果采用一點接地，其地線長度不應超過波長的1/20，否則應采用多點接地法。

 

 

電路板上既有高速邏輯電路，又有線性電路，應使它們盡量分開，而兩者的地線不要相混，分別與電源端地線相連。要盡量加大線性電路的接地面積。

 

 

若接地線很細，接地電位則隨電流的變化而變化，致使電子設備的定時信號電平不穩(wěn)，抗噪聲性能變壞。因此應將接地線盡量加粗，使它能通過三位于印制電路板的允許電流。如有可能，接地線的寬度應大于3mm。

 

設計只由數(shù)字電路組成的印制電路板的地線系統(tǒng)時，將接地線做成閉環(huán)路可以明顯的提高抗噪聲能力。其原因在于：印制電路板上有很多集成電路元件，尤其遇有耗電多的元件時，因受接地線粗細的限制，會在地結上產(chǎn)生較大的電位差，引起抗噪聲能力下降，若將接地結構成環(huán)路，則會縮小電位差值，提高電子設備的抗噪聲能力。

 

法則一：選擇正確的網(wǎng)格 - 設置并始終使用能夠匹配最多元件的網(wǎng)格間距。雖然多重網(wǎng)格看似效用顯著，但工程師若在PCB布局設計初期能夠多思考一些，便能夠避免間隔設置時遇到難題并可最大限度地應用電路板。由于許多器件都采用多種封裝尺寸，工程師應使用最利于自身設計的產(chǎn)品。此外，多邊形對于電路板敷銅至關重要，多重網(wǎng)格電路板在進行多邊形敷銅時一般會產(chǎn)生多邊形填充偏差，雖然不如基于單個網(wǎng)格那么標準，但卻可提供超越所需的電路板使用壽命。

 

法則二：保持路徑最短最直接。這一點聽起來簡單尋常，但應在每個階段，即便意味著要改動電路板布局以優(yōu)化布線長度，都應時刻牢記。這一點還尤其適用于系統(tǒng)性能總是部分受限于阻抗及寄生效應的模擬及高速數(shù)字電路。

 

法則三：盡可能利用電源層管理電源線和地線的分布。電源層敷銅對大多數(shù)PCB設計軟件來說是較快也較簡單的一種選擇。通過將大量導線進行共用連接，可保證提供最高效率且具最小阻抗或壓降的電流，同時提供充足的接地回流路徑?？赡艿脑?，還可在電路板同一區(qū)域內(nèi)運行多條供電線路，確認接地層是否覆蓋了PCB某一層的大部分層面，這樣有利于相鄰層上運行線路之間的相互作用。

 

法則四： 將相關元件與所需的測試點一起進行分組。例如：將OpAmp運算放大器所需的分立元件放置在離器件較近的部位以便旁路電容及電阻能夠與其同地協(xié)作，從而幫助優(yōu)化法則二中提及的布線長度，同時還使測試及故障檢測變得更加簡便。

 

法則五：將所需的電路板在另一個更大的電路板上重復復制多次進行PCB拼版。選擇最適合制造商所使用設備的尺寸有利于降低原型設計及制造成本。首先在面板上進行電路板布局，聯(lián)系電路板制造商獲取他們每個面板的首選尺寸規(guī)格，然后修改你的設計規(guī)格，并盡力在這些面板尺寸內(nèi)多次重復進行你的設計。

 

法則六：整合元件值。作為設計師，你會選擇一些元件值或高或低，但效能一樣的分立元件。通過在較小的標準值范圍內(nèi)進行整合，可簡化物料清單，并可能降低成本。如果你擁有基于首選器件值的一系列PCB產(chǎn)品，那么從更長遠角度來說，也更利于你做出正確的庫存管理決策。

 

法則七： 盡可能多地執(zhí)行設計規(guī)則檢查（DRC）。盡管在PCB軟件上運行DRC功能只需花費很短時間，但在更復雜的設計環(huán)境中，只要你在設計過程中始終執(zhí)行檢查便可節(jié)省大量時間，這是一個值得保持的好習慣。每個布線決定都很關鍵，通過執(zhí)行DRC可隨時提示你那些最重要的布線。

 

法則八：靈活使用絲網(wǎng)印刷。絲網(wǎng)印刷可用于標注各種有用信息，以便電路板制造者、服務或測試工程師、安裝人員或設備調(diào)試人員將來使用。不僅標示清晰的功能和測試點標簽，還要盡可能標示元件和連接器的方向，即使是將這些注釋印刷在電路板使用的元件下表面（在電路板組裝后）。在電路板上下表面充分應用絲網(wǎng)印刷技術能夠減少重復工作并精簡生產(chǎn)過程。

 

法則九：必選去耦電容。不要試圖通過避免解耦電源線并依據(jù)元件數(shù)據(jù)表中的極限值優(yōu)化你的設計。電容器價格低廉且堅固耐用，你可以盡可能多地花時間將電容器裝配好，同時遵循法則六，使用標準值范圍以保持庫存整齊。

 

法則十：生成PCB制造參數(shù)并在報送生產(chǎn)之前核實。雖然大多數(shù)電路板制造商很樂意直接下載并幫你核實，但你自己最好還是先輸出Gerber文件，并用免費閱覽器檢查是否和預想的一樣，以避免造成誤解。通過親自核實，你甚至還會發(fā)現(xiàn)一些疏忽大意的錯誤，并因此避免按照錯誤的參數(shù)完成生產(chǎn)造成損失。