【導(dǎo)讀】隨著互聯(lián)網(wǎng)時(shí)代的到來(lái)，人類所產(chǎn)生的數(shù)據(jù)發(fā)生了前所未有的、爆炸性的增長(zhǎng)。IDC預(yù)測(cè)，全球數(shù)據(jù)總量將從2019年的45ZB增長(zhǎng)到2025年的175ZB[1]。同時(shí)，全球數(shù)據(jù)中近30%將需要實(shí)時(shí)處理，因而帶來(lái)了對(duì)FPGA等硬件數(shù)據(jù)處理加速器的需求。如圖1所示。
1. 概述
隨著互聯(lián)網(wǎng)時(shí)代的到來(lái)，人類所產(chǎn)生的數(shù)據(jù)發(fā)生了前所未有的、爆炸性的增長(zhǎng)。IDC預(yù)測(cè)，全球數(shù)據(jù)總量將從2019年的45ZB增長(zhǎng)到2025年的175ZB[1]。同時(shí)，全球數(shù)據(jù)中近30%將需要實(shí)時(shí)處理，因而帶來(lái)了對(duì)FPGA等硬件數(shù)據(jù)處理加速器的需求。如圖1所示。
圖1 全球數(shù)據(jù)增長(zhǎng)預(yù)測(cè)
在這樣的數(shù)據(jù)高速增長(zhǎng)的情況下，用于傳輸數(shù)據(jù)的網(wǎng)絡(luò)帶寬和處理數(shù)據(jù)所需要的算力也必須急速增長(zhǎng)。傳統(tǒng)的CPU已經(jīng)越來(lái)越不堪重負(fù)，所以用硬件加速來(lái)減輕CPU的負(fù)擔(dān)是滿足未來(lái)性能需求的重要發(fā)展方向。未來(lái)的硬件發(fā)展需求對(duì)于用于加速的硬件平臺(tái)提出了越來(lái)越高的要求，可以概括為三個(gè)方面：算力、數(shù)據(jù)傳輸帶寬和存儲(chǔ)器帶寬。
Achronix的新一代采用臺(tái)積電7nm工藝的Speedster 7t FPGA芯片根據(jù)未來(lái)硬件加速和網(wǎng)絡(luò)加速的需求，在這三個(gè)方面都做了優(yōu)化，消除了傳統(tǒng)FPGA的瓶頸。下面我們重點(diǎn)說(shuō)一說(shuō)為了提高存儲(chǔ)器帶寬，Achronix通過(guò)采用硬核GDDR6控制器所帶來(lái)的優(yōu)勢(shì)。
2. GDDR6的發(fā)展
在GDDR的設(shè)計(jì)之初，其定位是針對(duì)圖形顯示卡所特別優(yōu)化的一種DDR內(nèi)存。因?yàn)?000年后電腦游戲特別是3D游戲的發(fā)展和火爆，使運(yùn)行電腦游戲的顯卡需要有大量的高速圖像數(shù)據(jù)交互需求，GDDR在這種情況下應(yīng)運(yùn)而生。第一個(gè)GDDR標(biāo)準(zhǔn)是基于DDR的GDDR2，隨后發(fā)展到了基于DDR3的GDDR5，在一段時(shí)間中非常流行。
2016年，GDDR5X正式發(fā)布，它引入了具有16n預(yù)取的四倍數(shù)據(jù)速率模式，但代價(jià)是訪問(wèn)粒度從GDDR5的32Byte提高到了64Byte。2018年，GDDR6發(fā)布，數(shù)據(jù)速率達(dá)到了16Gbps，帶寬幾乎是GDDR5X的兩倍，同時(shí)采用了雙通道設(shè)計(jì)，訪問(wèn)粒度和GDDR5一樣是32Byte。
3. GDDR6 和 DDR4/5的比較
GDDR一直以來(lái)是針對(duì)圖形顯示卡所優(yōu)化的一種DDR內(nèi)存。因?yàn)轱@卡處理圖像數(shù)據(jù)，特別是3D圖像數(shù)據(jù)對(duì)顯存帶寬的要求更高，GPU和GDDR之間的數(shù)據(jù)交換非常頻繁。而DDR內(nèi)存專注于與CPU進(jìn)行數(shù)據(jù)交換的效率，因此對(duì)于整體存取性能、低延遲更為看重，所以在CPU和傳統(tǒng)的FPGA中基本都是用DDR4。
隨著硬件加速需求對(duì)于存儲(chǔ)器的帶寬提出了越來(lái)越高的要求，傳統(tǒng)的DDR4帶寬顯然已經(jīng)無(wú)法滿足要求，Achronix看重了GDDR6在數(shù)據(jù)存儲(chǔ)中的帶寬優(yōu)勢(shì)，創(chuàng)新地將GDDR6引入到了FPGA，徹底解決了傳統(tǒng)FPGA存儲(chǔ)帶寬不夠的瓶頸。
2020年7月15日，JEDEC存儲(chǔ)協(xié)會(huì)正式發(fā)布了DDR5 SDRAM的標(biāo)準(zhǔn)（JESD79-5），內(nèi)存的頻率相對(duì)DDR4的標(biāo)準(zhǔn)頻率有了大幅的提升，總傳輸帶寬也提升了38%，但是還是和GDDR6的帶寬有一定的差距。如圖2所示[2]，GDDR6和DDR4/5的帶寬對(duì)比。
圖2 GDDR與DDR帶寬發(fā)展對(duì)比
如果實(shí)現(xiàn)同一個(gè)大帶寬存儲(chǔ)的應(yīng)用，在提供相同的存儲(chǔ)器帶寬的情況下，無(wú)論在設(shè)計(jì)復(fù)雜度，PCB占用面積，還是在功耗方面，與DDR4相比，GDDR6的性能都有很大的提高，如圖3所示[2]。
圖3 GDDR6和DDR4性能對(duì)比
4. GDDR6 和 HBM2的比較
HBM全稱High Bandwidth Memory，最初的標(biāo)準(zhǔn)是由JEDEC在2013年發(fā)布。2016年1月，HBM的第二代HBM2正式成為工業(yè)標(biāo)準(zhǔn)。HBM的出現(xiàn)也是為了解決存儲(chǔ)器帶寬問(wèn)題。與GDDR6不同的是，HBM內(nèi)存一般是由4個(gè)或者8個(gè)HBM的Die堆疊形成，我們稱之為一個(gè)Stack。如圖4所示[4]。
圖4 HBM Die的堆疊
我們以市面上帶有HBM2的高端 FPGA為例，這個(gè)系列的FPGA集成了1~2個(gè)這樣的HBM2 Stack。兩個(gè)Stack之間是相互獨(dú)立的，各自有自己的地址空間。每個(gè)Die都有獨(dú)立的兩個(gè)128bit的Channel，所以4個(gè)Die 8個(gè)通道就是1024bit的位寬，HBM2的頻率是900MHz，按DDR的方式訪問(wèn)，一個(gè)Stack總共帶寬是 900（MHz）x 2（DDR）x 1024（位寬）/8 = 230GB/s，兩個(gè)Stack最高可以到460GB/s的帶寬。
Achronix的Speedster 7t FPGA集成了8個(gè)GDDR6的硬核，每個(gè)GDDR6的硬核支持雙通道?？偟膸捠?16Gbps x 16（位寬）x 2（通道）x 8（控制器）/8 = 512 GB/s，略高于帶HBM2的FPGA存儲(chǔ)器帶寬。
從成本上來(lái)看，目前GDDR6與HBM2相比有著很大的優(yōu)勢(shì)，HBM2技術(shù)工藝要求高，目前芯片的良率和產(chǎn)量都會(huì)受到很大的影響。同時(shí)GDDR6使用起來(lái)更靈活，使用片外的DRAM，可以根據(jù)應(yīng)用要求，選擇不同速率，不同容量的GDDR6顆粒。HBM2的優(yōu)勢(shì)在于集成度高，不占用PCB板的面積。圖5是DDR4、GDDR6和HBM2在成本上的一個(gè)綜合比較。
圖5 DDR4 vs GDDR6 vs HBM2
5. GDDR6 技術(shù)細(xì)節(jié)以及Clamshell模式
GDDR6結(jié)構(gòu)如圖6所示[3]。它是采用16n Prefetch結(jié)構(gòu)，一次寫(xiě)操作或者讀操作的數(shù)據(jù)是16n。每個(gè)GDDR6顆粒有兩個(gè)獨(dú)立的通道，每個(gè)獨(dú)立的通道訪問(wèn)獨(dú)立的內(nèi)存空間。對(duì)于每個(gè)通道，讀或者寫(xiě)的位寬是256bit或者32Byte。P-to-S converter是一個(gè)并變串的轉(zhuǎn)換器，把每個(gè)256bit位寬的數(shù)據(jù)轉(zhuǎn)換成16位總線，每位總線上傳輸16bit的數(shù)據(jù)。這樣GDDR6每個(gè)通道最小的訪問(wèn)粒度是256bit或者32Byte。
根據(jù)GDDR6這樣16n 預(yù)取結(jié)構(gòu)，內(nèi)部存儲(chǔ)陣列如果訪問(wèn)周期是1ns，則I/O上的數(shù)據(jù)率則是16Gbps。
圖6 GDDR6顆粒結(jié)構(gòu)
一個(gè)GDDR6控制器支持兩個(gè)獨(dú)立通道，一個(gè)GDDR6顆粒也是兩個(gè)獨(dú)立的通道，所以在通常模式下，一個(gè)GDDR6控制器對(duì)應(yīng)一個(gè)GDDR6的顆粒，用x16模式，實(shí)現(xiàn)最高512Gb/s的帶寬。
因?yàn)槟壳笆忻嫔螱DDR6顆粒的最大容量是16Gb，在有些應(yīng)用中如果對(duì)容量有一定的要求，可以使用一種叫Clamshell的連接方式，如圖7[5]所示，每個(gè)GDDR6控制器連接兩個(gè)GDDR6顆粒，每個(gè)GDDR6的顆粒用x8模式，這樣在這種Clamshell模式下，帶寬不變，但是支持的GDDR6的容量翻倍了。
圖7 GDDR6的Clamshell模式
6. GDDR6 在7t1500上的讀寫(xiě)效率
最后，我們測(cè)試一下7t1500上GDDR6控制器的讀寫(xiě)效率，所有的測(cè)試結(jié)果基于仿真數(shù)據(jù)。測(cè)試環(huán)境如圖8所示。因?yàn)?t1500包含了片上網(wǎng)絡(luò)（NoC），并且NoC已經(jīng)實(shí)現(xiàn)了仲裁，時(shí)鐘域轉(zhuǎn)換的邏輯，我們用三個(gè)用戶邏輯通過(guò)NoC去訪問(wèn)同一個(gè)GDDR6 Channel，得到的綜合讀寫(xiě)效率更能反映用戶實(shí)際運(yùn)用中的場(chǎng)景。
圖8 GDDR6讀寫(xiě)效率測(cè)試架構(gòu)
在不同的突發(fā)長(zhǎng)度和不同的地址訪問(wèn)方式下的測(cè)試結(jié)果如圖9所示。
圖9 GDDR6讀寫(xiě)效率
后面我們會(huì)繼續(xù)深入了解Speedster 7t FPGA芯片上的一些特性，以及這些特性如何運(yùn)用在數(shù)據(jù)加速和網(wǎng)絡(luò)加速中，敬請(qǐng)期待。 如需更多信息或者有任何疑問(wèn)您可以通過(guò)Achronix公眾號(hào)里的聯(lián)系方式聯(lián)系我們，也可訪問(wèn)Achronix公司官方網(wǎng)站 http://www.achronix.com
如果需要進(jìn)一步聯(lián)絡(luò)Achronix中國(guó)區(qū)技術(shù)和產(chǎn)品應(yīng)用團(tuán)隊(duì)，請(qǐng)發(fā)送郵件到：dawson.guo@achronix.com
參考文獻(xiàn)：
1.The Digitization of the World From Edge to Core 2018
2.Extending the Benefits of GDDR Beyond Graphics by Micron
3.TN-ED-03: GDDR6: The Next-Generation Graphics DRAM Memory Array Prefetch and Access Granularity
4.Samsung網(wǎng)站：www.samsung.com
5.Micron網(wǎng)站：www.micron.com
6.Achronix網(wǎng)站：www.achronix.com
免責(zé)聲明：本文為轉(zhuǎn)載文章，轉(zhuǎn)載此文目的在于傳遞更多信息，版權(quán)歸原作者所有。本文所用視頻、圖片、文字如涉及作品版權(quán)問(wèn)題，請(qǐng)聯(lián)系小編進(jìn)行處理。
推薦閱讀：
I2C通信協(xié)議：了解I2C Primer、 PMBus和SMBus
