
低電壓電路設(shè)計(jì)分享,F(xiàn)PGA成功的關(guān)鍵步驟
發(fā)布時(shí)間:2015-02-06 責(zé)任編輯:sherryyu
【導(dǎo)讀】要想獲得成功的FPGA的電路板,最關(guān)鍵的步驟就是需要低電壓電路,并且不止一個(gè),行業(yè)普遍的都是四到五個(gè),那么如何設(shè)計(jì)這四至五個(gè)不同的低壓電源對(duì)不同元件供電電路呢?
對(duì)于基于FPGA的電路板而言,需要四至五個(gè)不同的低壓電源對(duì)不同元件供電在現(xiàn)已經(jīng)非常普遍。從最開始的3.3V,然后逐步降至2.5V、1.8V、1.5V,現(xiàn)在的低壓僅為1.2V。每個(gè)新一代FPGA似乎都需要一個(gè)新的低電源電壓。除此之外,新的通信和內(nèi)存技術(shù)還需要額外的新I/O電源電壓和終端電壓?,F(xiàn)在,基于FPGA的電路板經(jīng)常需要四至五個(gè)不同的低電壓來(lái)為不同的元件供電。
同時(shí),CMOS門數(shù)的增加和時(shí)鐘速度的提高導(dǎo)致了功率要求的提高。例如,Altera公司在其FPGA的Stratix/Stratix GX產(chǎn)品系統(tǒng)中提供了14個(gè)不同產(chǎn)品。在所需的功率方面,100 MHz下最小的FPGA時(shí)鐘所需的核心邏輯的峰值功率小于1.5 W,然而當(dāng)時(shí)鐘速度為300 MHz時(shí),最大的FPGA時(shí)鐘所需的核心邏輯的峰值功率卻將近21W。這些趨勢(shì)使電路板設(shè)計(jì)者不得不使用更多而且性能更好的電源。值得慶幸的是,最新一代的低壓電源管理IC完全能夠滿足這些高性能電路板提出的要求。
實(shí)際應(yīng)用的電路
圖 1顯示了用于從+5V輸入產(chǎn)生四個(gè)電源電壓的單芯片解決方案。ISL6521($1.5625)同步降壓調(diào)節(jié)器包括三個(gè)線性調(diào)節(jié)器/控制器,它可以給電路板提供額外的電壓。120mA以下的I/O和IAUX電流可以直接從線性調(diào)節(jié)器輸出管腳(如圖所示的2.5V和1.8V)提供。另外,它們還可以用來(lái)控制外部晶體管。所有輸出電壓都可以使用電阻分壓器進(jìn)行全面調(diào)整。
ISL6521
在接通輸入電源時(shí)會(huì)自動(dòng)初始化。通電重設(shè)(POR)功能會(huì)繼續(xù)監(jiān)視VCC管腳處的輸入偏置電源,POR功能會(huì)在偏置電源電壓超過(guò)其POR閾值時(shí)初始化軟啟動(dòng)操作。所有電壓都會(huì)在不超過(guò)40ms單調(diào)降低,這通常是FPGA的要求。電流IC和模塊技術(shù)可以在單個(gè)IC上的每個(gè)輸出之間或者在單個(gè)封裝內(nèi)獲得非常好的隔離。板級(jí)電源耦合很可能是因?yàn)橥獠吭倪x擇不佳和布局錯(cuò)誤,而不在于兩個(gè)電源共享一個(gè)IC。本示例假設(shè)有一個(gè)+5V的電源,所選的FPGA需要在電流為2A時(shí)核心電壓為1.2V。根據(jù)幾個(gè)基本降壓轉(zhuǎn)換器原則來(lái)選擇開關(guān)元件以支持 FPGA核心啟動(dòng)。首先,產(chǎn)生想要的輸出電壓所需的工作周期取決于最大開關(guān)調(diào)節(jié)器IC。降壓轉(zhuǎn)換器的工作周期(d)定義為:d=VOUT/VIN (1)

針對(duì)這個(gè)設(shè)計(jì)示例,得到的工作周期是24%。 ISL6521支持工作周期在0%至100%范圍內(nèi)的操作,但是輸出電壓范圍限制在0.8V至4.5V之間。不是所有控制器都支持整個(gè)工作周期范圍,當(dāng)處理電壓為輸出電壓范圍的兩極端值時(shí)的負(fù)載瞬態(tài)時(shí),這個(gè)問(wèn)題就出現(xiàn)了。FPGA 核心電壓對(duì)準(zhǔn)確性的要求視產(chǎn)品系列和提供商而不同。本示例假設(shè)FPGA核心電壓的所需準(zhǔn)確度為+5%或者電壓為60mV,這也是標(biāo)準(zhǔn)情況。該電壓應(yīng)與控制器的輸出電壓調(diào)節(jié)(2%或者24mV)進(jìn)行比較。如果控制器IC的輸出電壓調(diào)節(jié)大于FPGA的核心電壓所需的準(zhǔn)確度,則該控制器無(wú)法滿足FPGA要求。FPGA所需的準(zhǔn)確度和PWM的輸出電壓調(diào)節(jié)之差使得輸出電壓窗口能夠支持開關(guān)電源的輸出電壓脈動(dòng)和允許的瞬態(tài)偏差。
這個(gè)示例中,電壓窗口為36mV。接下來(lái)選擇峰到峰輸出電壓脈動(dòng),選定一個(gè)合理的值10mV。輸出電壓脈動(dòng)必須落在所計(jì)算出的電壓窗口內(nèi),或者需要一個(gè)調(diào)節(jié)容差較小的控制器。選擇較大的輸出電感器或較低的等效串聯(lián)電阻(ESR)輸出電容器可以減小輸出電壓脈動(dòng)。
特別推薦
- 功率半導(dǎo)體驅(qū)動(dòng)電源設(shè)計(jì)(一)綜述
- 借助集成高壓電阻隔離式放大器和調(diào)制器提高精度和性能
- 第 4 代碳化硅技術(shù):重新定義高功率應(yīng)用的性能和耐久性
- 揭秘:48V系統(tǒng)如何撬動(dòng)汽車收益杠桿
- 超級(jí)電容器如何有效加強(qiáng)備用電源和負(fù)載管理 (上)
- 電阻,電動(dòng)力和功率耗散
- 意法半導(dǎo)體為數(shù)據(jù)中心和AI集群帶來(lái)更高性能的云光互連技術(shù)
技術(shù)文章更多>>
- 自動(dòng)測(cè)試設(shè)備應(yīng)用中PhotoMOS開關(guān)的替代方案
- 超級(jí)電容器如何有效加強(qiáng)備用電源和負(fù)載管理 (下)
- 貿(mào)澤電子與Amphenol聯(lián)合推出全新電子書探索連接技術(shù)在電動(dòng)汽車和電動(dòng)垂直起降飛行器中的作用
- 意法半導(dǎo)體升級(jí)傳感器評(píng)估板STEVAL-MKI109D,加快即插即用傳感模塊評(píng)估
- 意法半導(dǎo)體為數(shù)據(jù)中心和AI集群帶來(lái)更高性能的云光互連技術(shù)
技術(shù)白皮書下載更多>>
- 車規(guī)與基于V2X的車輛協(xié)同主動(dòng)避撞技術(shù)展望
- 數(shù)字隔離助力新能源汽車安全隔離的新挑戰(zhàn)
- 汽車模塊拋負(fù)載的解決方案
- 車用連接器的安全創(chuàng)新應(yīng)用
- Melexis Actuators Business Unit
- Position / Current Sensors - Triaxis Hall
熱門搜索
生產(chǎn)測(cè)試
聲表諧振器
聲傳感器
濕度傳感器
石英機(jī)械表
石英石危害
時(shí)間繼電器
時(shí)鐘IC
世強(qiáng)電訊
示波器
視頻IC
視頻監(jiān)控
收發(fā)器
手機(jī)開發(fā)
受話器
數(shù)字家庭
數(shù)字家庭
數(shù)字鎖相環(huán)
雙向可控硅
水泥電阻
絲印設(shè)備
伺服電機(jī)
速度傳感器
鎖相環(huán)
胎壓監(jiān)測(cè)
太陽(yáng)能
太陽(yáng)能電池
泰科源
鉭電容
碳膜電位器