對于以下基本概念的理解非常重要，掌握有關數(shù)?；旌显O計的基本概念，有助于理解后面制定得很嚴格的布局和布線設計規(guī)則，從而在終端產(chǎn)品數(shù)?；旌系脑O計時，不會輕易打折執(zhí)行其中的重要約束規(guī)則。并且有助于靈活有效地處理數(shù)?；旌显O計方面可能遇到的串擾問題。

 

 

1. 模擬信號與數(shù)字信號在抗干擾能力方面的重要區(qū)別

 

數(shù)字信號電平有較強的抗干擾能力，而模擬信號的抗干擾能力很差。

 

舉個例子，3V 電平的數(shù)字信號，即使接收到 0.3V 的串擾信號，也可以容忍，不會對邏輯狀態(tài)產(chǎn)生影響。但在模擬信號領域，有些信號極微弱，例如 GSM 手機的接收靈敏度能夠做到-110dBm 的指標，僅相當于 0.7uV 的正弦波有效值。在 LNA 前端即使接收到 uV 數(shù)量級的帶內(nèi)干擾噪聲，也足以使基站接收靈敏度大幅度劣化。這種輕微干擾可能來自數(shù)字控制信號線或電源地線上的細小的噪聲。

 

 

從系統(tǒng)的觀點來看，數(shù)字信號一般只在板上或框內(nèi)傳送。比如內(nèi)存總線信號、電源控制信號等，只要保證從發(fā)送端到接收端接收到的干擾不足以影響邏輯狀態(tài)的判別即可。而模擬信號需要經(jīng)過調(diào)制、變頻、放大、發(fā)射、空間傳播、接收、解調(diào)等一系列過程才能被回復。在此過程之中噪聲不斷地跌價到信號上，從系統(tǒng)的角度來講必須保證最終的信噪比滿足要求才能正確解調(diào)。最大的干擾來自空間傳播的衰減和噪聲，為了達到更好的通訊性能，必須盡可能減小板內(nèi)互連引入的串擾。

 

 

因此可以認為，模擬信號對串擾的要求比數(shù)字信號高幾十倍，甚至有可能達到幾萬倍。

 

 

 

理想情況下，線性 ADC、DAC 電路信噪比與轉(zhuǎn)換位數(shù)間的關系是：

SNR=10Log(F2/N2)=10Log[A2/2/(A2/3×2n)]=6.02n+1.76 dB

 

對于14位的線性ADC、DAC，如果使最低位數(shù)據(jù)（LSB）有效，可計算出的理論上的信噪比為 86dBc，與數(shù)字電路約 20dBc 的串擾要求相比，高精度 14 位線性 ADC、DAC 對噪聲的要求至少比數(shù)字信號高 1000 倍。當然，如果最低有效位數(shù)只需要 11 位，串擾要求就可以適當放低，但仍然比數(shù)字信號的要求高很多。

 

 

上面的兩種情況，說明數(shù)?；旌蠁伟逯校M電路極易受到干擾，會影響信噪比等指標。所以在數(shù)?；旌蠁伟?PCB 設計過程中，要對布局布線提出很高的要求。

 

 

數(shù)字信號的電平相對于模擬信號來講非常高，并且數(shù)字信號包含有豐富的諧波頻率，因此數(shù)字信號對于模擬信號而言，本身就是很強的干擾源。特別是大電流的時鐘信號、開關電源等更是在數(shù)模混合設計中需要關注的強干擾源。

 

我們可以這樣來理解數(shù)模設計問題，對于數(shù)字電路我們遵循數(shù)字電路的設計規(guī)則，在數(shù)字電路區(qū)域， 可以允許較大的干擾存在， 只要不影響系統(tǒng)功能實現(xiàn)和對外 EMC 指標即可。

 

我們這里所講的“較大”是相對于模擬電路而言的。對于數(shù)字電路，我們沒有必要也不可能象對待模擬電路一樣地控制串擾的存在。對于模擬電路，我們必須遵循模擬電路的設計規(guī)則，在模擬電路區(qū)域所允許存在的干擾遠遠小于數(shù)字電路區(qū)域。

 

數(shù)?；旌匣ミB設計的目的就是要通過合理的布局、布線、屏蔽、濾波、電源地分割等設計方法來保證數(shù)字信號的干擾只存在于數(shù)字信號區(qū)域。

 

我們需要重點關注的內(nèi)容包括干擾源、敏感電路、干擾途徑。下面將從這 3 個方面來講述采用的布局布線原則。成功的數(shù)模混合單板設計必須仔細注意整個過程中每個步驟及每個細節(jié)才有可能實現(xiàn)，這意味著必須在設計開始階段就要進行徹底的、仔細的規(guī)劃，并對每個設計步驟的工作進展進行全面持續(xù)地評估。對于布局和布線必須仔細地檢查和核對，要保證百分之百遵守布局布線規(guī)則。否則，一條信號線走線不當就會徹底破壞一個本來非常不錯的電路板。

 

規(guī)則是死的，透過規(guī)則深刻理解原則才能保證我們能正確運用規(guī)則，完成優(yōu)秀的設計。